闪存大战以专利的名义进行

■在朗科邓国顺看来,专利在手就意味着市场在手,但中国市场的复杂性决定这一提法只能算必要条件,还不能算充分必要条件;这就好比一个伟大的事业往往来自一个好的Idea,但成功不能只靠一个好的Idea,特别在中国市场这样一个还在逐步规范的市场条件下。     

Jffs2文件系统在嵌入式Linux下的应用

Flash作为新型非易失性半导体存储器在嵌入式系统的开发中占有重要的地位．介绍了FIash芯片的特点及基于Linux下的Rash件系统，论述了专门为Rash芯片设计的日志型闪存件系统——Jffs2的设计原理及特点；讨论了利用Linux提供的MTD接口将Jffs2移植到FIash芯片上的具体过程，并对其在Linux下的应用给出了具体实例．     

一种安全快速存储机顶盒系统信息的方法

本文介绍了一种安全快速存储机顶盒系统信息的方法。通过在闪存(Flash Memory)中建立有效的块备份机制,保证数据存储的安全;通过控制数据在Flash块中不同位置上轮流存储,减少块擦除的频率,从而提高数据存储的速度,并延长Flash的使用寿命。     

多通道并行访问模式下的闪存静态损耗均衡设计

静态损耗均衡算法决定了固态闪存存储系统的使用寿命。为了提高多通道并行访问模式下的闪存系统寿命,提出了一种主动搬移静态数据的静态损耗均衡设计。该设计在多通道并行访问模式下,根据擦除标志位,采用轮询法主动挑选静态数据块并加入待擦除块队列,从而减小各物理块之间的损耗不均衡程度。实验结果表明:该设计能提高平均擦除次数至少8.33%,有效降低并行访问模式下的损耗不均衡程度至少5.39%。该文还对影响损耗均衡程度的触发阈值进行了分析,提出了在选择触发阈值时,需要综合考虑损耗均衡情况和系统速度。     

MLC型NAND闪存中基于MI异构的Polar码优化

为了进一步提高多级单元（multi-level-cell,MLC）闪存的耐久度和可靠性,提出了一种MLC闪存信道中基于互信息量（mutual information,MI）异构的polar码优化方法.该方法利用对数似然比（log-likelihood ratio,LLR）分布在MLC闪存信道和AWGN（additivewhite Gaussian noise）信道中的差异性,以MI重新拟合LLR分布,得到在闪存信道下等效的标准方差,从而进行高密度存储系统中的polar码优化设计.随后,分析了不同的polar码构造法对多级存储单元的纠错性能影响,并与所提的构造方法进行比较.仿真结果表明该文优化方法优于AWGN信道下传统的构造方法,当编程/擦除（program-and-erase,PE）循环为21 000次时,与蒙特卡罗法相比其误码率（bit error rate,BER）性能提升2个数量级,且在BER为2 × 10-5时可增加6 800次的编程/擦除循环.     

选购数码相机的常识（二）

三、储存 数码相机拍摄的照片保存在储存卡中。常见的有CF卡、SD卡、XD卡、HS卡（记忆棒）等。它们之间互不通用，但基本原理相同，都是闪存芯片加控制芯片封装在一个很薄的固态外壳内。     

Reverse Programmed SONOS Memory Technique for 0.18 μm Embedded Utilization

A 4 Mb embedded silicon-oxide-nitride-oxide-silicon (SONOS) memory was developed with a 0.18 μm CMOS logic compatible technology. A reverse programming array architecture was proposed to reduce the chip area, enhance the operating window, and increase the read speed. The charge distribution was analyzed to optimize the programming and erase conditions considering both the operating speed and the endurance performance. The final test chip has a good endurance of 105 cycles and a data retention time of at least 10 years.     

A 65-nm 1-Gb NOR floating-gate flash memory with less than 50-ns access time

This paper presents a 65-nm 1-Gb NOR-type floating-gate flash memory, in which the cell device and chip circuit are developed and optimized. In order to solve the speed problem of giga-level NOR flash in the deep submicron process, the models of long bit-line and word-line are first given, by which the capacitive and resistive loads could be estimated. Based on that, the read path and key modules are optimized to enhance the chip access property and reliability. With the measurement results, the flash memory cell presents good endurance and retention properties, and the macro is operated with 1-las/byte program speed and less than 50-ns read time under 3.3 V supply.     

大容量NAND Flash在多媒体手机中的应用

以TC58DDM82A1XBJ5为例,对比了NAND和NOR Flash的区别,介绍了NAND Flash的基本结构,时序,驱动程序以及它在多媒体手机的中的应用。