一种克服工艺参数影响的IDDT方法

在瞬态电流测试中,即使是同一设计的芯片,由于制作工艺参数的不稳定性,在输入相同的测试向量对时,会产生不同的瞬态电流,这就可能减小故障电路和无故障电路瞬态电流的差别,导致不能对电路是否有故障做出正确的判断。参考稳态电流测试中克服工艺参数影响的方法,针对开路故障,提出了一种在瞬态电流测试中克服工艺参数影响的方法,并利用Pspice软件对这种方法进行了模拟实验。模拟结果证明,该方法是可行的。     

Testing Cross-Talk Induced Delay Faults in Digital Circuit Based on Transient Current Analysis

The delay fault induced by cross-talk effect is one of the difficult problems in the fault diagnosis of digital circuit. An intelligent fault diagnosis based on IDDT testing and support vector machines （SVM） classifier was proposed in this paper. Firstly, the fault model induced by cross-talk effect and the IDDT testing method were analyzed, and then a delay fault localization method based on SVM was presented. The fault features of the sampled signals were extracted by wavelet packet decomposition and served as input parameters of SVM classifier to classify the different fault types. The simulation results illustrate that the method presented is accurate and effective, reaches a high diagnosis rate above 95%.     

一种压缩向量对测试集的新方法

通过施加一个测试向量对,瞬态电流测试可以检测出CMOS数字电路中的某些故障,这些故障通常（例如开路故障）不能被传统的电压测试和稳态电流测试有效地检测出来。研究如何有效地压缩向量对测试集与通常的测试向量压缩一样,意义十分重要,但目前人们对此研究得较少。首先使用三种现有的游程编码方法对向量对测试集进行压缩,并比较它们的压缩结果。在此基础上．提出了一种更好的压缩方法。采用新方法对几个ISCAS标准电路的开路故障向量对测试集进行压缩,实验证明压缩效果比三种游程编码方法都要好。而且,新方法的解码代价非常小,适合压缩大型电路的开路故障测试集。     

基于小波-神经网络的电阻性开路故障诊断方法

数字电路中的电阻性开路引起时滞性故障,会使电路的功能失效。针对此故障,本文在分析数字电路的瞬态电流IDDT测试和主成分分析技术的基础上,研究了小波-神经网络诊断电阻性开路故障的方法。结果表明,使用小波-神经网络的数字电路的IDDT方法行之有效。     

用于IDDT测试的BIST测试向量生成器

检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试（BIST）作为一种有效的测试技术可以大大地降低测试开销。设计一种用于IDDT测试的BIST测试向量生成器,它随机产生跳变数为1-2的测试向量对。实验证明。它能以较少的测试向量对检测出比较多的故障。     

CMOS电路电流测试技术研究

集成电路的设计与测试是当代计算机技术研究的主要问题之一。CMOS集成电路测试技术,受到人们的广泛关注。本文介绍了CMOS集成电路测试技术基本原理和关键问题,探讨了电流测试的研究进展及现状,并提出了该技术的研究方向。