FRAM铁电存储器的应用

介绍了铁电存储器的特点,详细阐述了在51系统中应用铁电存储器的原理及接口技术,给出了应用实例.     

eDRAM高速读写和紧凑式电荷转移刷新方案

提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器（DRAM）,使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性...     

计算机系统结构研究的新方向

以RISC技术和分层存贮器为主要特征的计算机系统在科学计算与交易处理领域获得了成功,但是新的应用需求和技术困难使得这种现有的体系结构不能适应未来的计算需要。分析了现有的体系结构与以多媒体处理和个人移动计算为主要内容的应用趋势的不协调性,并介绍一种新的计算机系统结构Vector IRAM,为计算机系统结构研究提供参考。     

基于二维数据DRAM访问的缓冲管理器设计

根据DVD数据处理速度的要求和纠错数据块的特征,提出一种基于数据重排的数据访问管理方式,实现高速高效DRAM访问的数据缓冲管理器设计,达到比较高的RS PC行和列译码速度,以实现全程流水线处理的RS PC译码器设计.本设计采用MT4 8LC8M 16A2 ,可以达到二维数据访问方式,其DRAM带宽80Mbyte×16bit/s ,满足RS PC译码4 0Mbyte/s码字处理的缓冲要求,该设计为其他二维结构数据的DRAM访问提供一种可供参考的设计方法,具有很好的实用性.     

时钟数字平滑技术在FPGA中的设计

时钟平滑技术是复分接系统中关键的接口技术，传统设计中锁相环部分使用FPGA外围芯片电路实现。占用硬件空间，成本高，又由于是模拟电路而调试复杂。该文提出了一种不使用任何外围电路而用FPGA内部逻辑实现对基群信号非均匀数据和时钟的平滑处理技术，并例举实例，论述设计中的参数设置和时钟切换技巧。     

eDRAM的低功耗自适应动态刷新及写电压调整方案

由两个PMOS晶体管组成的增益单元构成的eDRAM核心存储单元,与逻辑工艺完全兼容且面积仅为SRAM的40%.在不增加单元面积的前提下对传统增益单元的阈值电压及版图结构进行了改进,获得了平均2～3倍的数据保持时间的提升.引入了监测单元方案,使得芯片在温度变化和存取操作干扰变化的情况下能自适应地调整刷新频率及写操作电压,节约了25%～30%的刷新功耗.     

通过边界行标记的低刷新功耗内存

提出一种通过数个边界行地址寄存器,将DRAM内存按照行地址划分为正常刷新区域、低频刷新区域和无需刷新区域的方案.当数据被集中于DRAM中连续行时,该方案不刷新未存放数据的DRAM行,并且对非关键数据区域采取比正常更低的频率进行刷新,从而可以将刷新功耗按比例降低至内存占用率以下.最后用gem5+DRAMSim2仿真平台对这种方案的硬件部分进行建模并仿真,实验显示如果搭配合适的数据分配算法,该做法能够在很低的硬件开销下有效降低内存功耗.     

有机/聚合物电存储器及其作用机制

有机电存储是近几年来有机电子学与信息存储交叉领域的研究热点. 本文介绍了有机电存储器的基本概念与原理, 分类论述了有机/无机纳米杂化电双稳态材料、有机/聚合物电双稳态材料以及有机金属配合物电双稳态材料的最新研究成果, 讨论原型动态随机存储器、一次写入多次读取存储器以及非易失性闪存存储器的实现, 同时总结电开关与存储的形成机制, 主要包括场致电荷转移机制、丝状电导机制、构象转变与相变机制、载流子俘获释放机制以及氧化还原机制, 并展望今后的研究工作.     

半导体集成电路存储器发展综述

介绍了半导体集成电路存储器在计算机中应用的发展情况。     

CMOS-DRAM的性能和设计

本文对近期发展起来的ＣＭＯＳ－ＤＲＡＭ的设计方案和性能优点进行了全面的分析。做在Ｎ阱内的单元阵列在抗α软失效方面有很大的好处。利用ＣＭＯＳ的特点使外围电路静态化既可以简化电路，又能提高电路速度和可靠性。对Ｓ／Ｒ放大器，时钟电路和行译码器等关键电路进行了较详细的分析，显示出ＣＭＯＳ－ＤＲＡＭ比ＮＭＯＳ－ＤＲＡＭ的优越性。