磁盘阵列：高性能,高可靠性存储子系统

磁盘阵列是用于满足对存储系统性能和高可靠性要求的基本工具。通过适当地选择数据组织方法，能使磁盘阵列适用于特定的环境。本文从数据组织方法及性能和可靠性权衡地磁盘阵列进行较深入全面的讨论。     

高压CMOS管工艺的设计、模拟和验证

模拟和验证了一种低成本的，以标准CMOS工艺为基础，无需对原工艺流程进行改动的高压工艺技术。讨论了低压器件中的各种击穿机理，相应提出了高压器件中所做出的改进，列举了该工艺技术中所用的特殊版图；对此工艺的应用性进行了二维的工艺和器件模拟；将模拟结果与实际测试结果进行了比较，验证了这种高压工艺技术的实用性。     

CMOS在专业摄像机领域的应用前景分析

本文在比较了CMOS和CCD的工作原理和各自的优缺点之后,通过对索尼公司应用CMOS作为感光芯片的摄像机的发展趋势研究,提出专业摄像机换“心”时代,即将来临。     

分子电子学

作为纳米电子学的一个重要分支，分子电子学在近年来得到了巨大的发展，并成为国际上研究的热点。本文介绍了各种分子器件的制作技术及基本工作原理，回顾了近年来分子电子学的最新进展，展望了分子电子学的未来发展。     

计算机"软"维护探索

对计算机“软”故障进行了分析，认为计算机系统的“软”故障主要由CMOS信息更改、硬盘分区表破坏、Windows注册表破坏及病毒感染所引起，并提出了计算机系统维护和“软”故障的预防和处理意见。     

基于0.6μm CMOS复接器的设计

复接器是光纤通信系统的重要组成部分。文章采用CSMC-HJ0.6μmCMOS工艺设计,工作速率为622Mb/s的4∶1复接器。为了适应高速电路设计的需要,采用源级耦合场效应管逻辑(SCFL)电路形式和树型结构,分析和设计了复接器的系统结构和单元电路,并用SmartSpice进行了仿真。仿真结果表明,电路的工作速率可以达到622Mb/s,且其它各项指标均可达到要求。     

FPGA／CPLD可编程逻辑器件的在系统配置方法

讨论了基于SRAM技术的CPLD／FPCA可编程逻辑器件的编程方法，并以ALTERA公司FLEX10系列器件为例，提出了一种利用微处理器对可编程逻辑器件进行在系统多方案配置的实用方法。该方法成本低廉、简单易行，能在系统复位或上电时自动对器件编程，不仅有效的解决了基于SRAM的CPLD／FPGA器件掉电易失性的问题，而且使单一芯片可以具有多种逻辑功能，实现了该类器件逻辑功能的在系统多方案的灵活配置。     

CMOS VLSI电路无时延平均功耗和有时延平均

从理论上阐述了无时延平均功耗和有时延平均功耗之间的单调递增关系, 用计算速度快的无时延理想电路功耗作为计算速度慢的有时延实际电路功耗的评估标准, 并给出了它在电路平均功耗快速估计、最大功耗快速估计和电路测试功耗快速优化三个领域中的应用. 提出了一种先用无时延功耗对较长的输入向量对序列进行快速压缩、再用压缩序列快速模拟出平均功耗(或最大功耗)的新方法. 与直接用未压缩序列进行模拟的传统方法相比, 实验结果表明: 对于平均功耗快速估计, 在保证估计精度(误差小于3.5%)的前提下, 将模拟速度提高了6~10倍; 对于最大功耗快速估计, 在保证估计精度(误差小于5%)的前提下, 将模拟速度提高了6~8倍. 在测试功耗快速优化领域, 与测试功耗直接优化法和现有的Hamming距离优化法相比, 无时延功耗优化法的优化效率最高, 它可以用较少的时间(缩短为 16.84%), 取得较好的优化效果(测试功耗降低35.11%).     

高性能CMOS LVDS I/O接口单元的设计研究

提出了一种适用于笔记本电脑平板显示器接口的高性能CMOS LVDS I／O接口单元，着重分析了高性能CMOS LVDS I／O接口单元电路结构及其工作原理，基于TSMC的3．3V0．25μm CMOS SPICE模型，在Cadence的环境下用Spectre仿真器进行模拟，仿真结果充分体现了该LVDS I／O接口单元的高速率、低功耗及低噪声等高性能．