漩涡式气体质量流量计的研究

介绍了一种利用检测漩涡频率和横向变动升力的方法测量气体质量流量的漩涡式气体质量流量计。同时论述了其测量机理、电子线路、实验结果及结论。     

新型高频高线性CMOS跨导线性电流模乘/除法器设计

针对传统CMOS电流乘除法器存在线性度不高、工作频率低等缺点,提出一种以平方根电路、平方/除法器电路为核心的基于MOS管跨导线性原理的新型高频高线性CMOS电流模乘/除法器。在TSMC0.35μm CMOS集成工艺下进行HSPICE仿真测试表明:该电路在3V电源电压下,-3dB带宽可达到35.1MHz,电源静态功耗为202.68μW,输出电流为0～25.1μA,非线性误差为0.85%,总谐波失真为0.14%。本文提出的乘除法器电路与Tanno、Lopez等提出的基于跨导线性原理的乘除法器电路相比,优点在于-3dB带宽提高了,功耗降低了,电源电压降低了,线性度提高了,精度提高了,并且采用了相对更先进的0.35μmCMOS工艺,可缩小芯片面积,节约成本。     

新型模拟除法器的研究

给出了由电流反馈运算放大器构成的新型模拟除法器,并用PSPICE进行了仿真分析。     

自适应快速高精度数字频率计片上系统设计实现

本文提出了一种高精度数字频率计的片上系统实现方案。通过自适应转档提高系统测量精度。通过在边缘频率处的交叠处理解决了系统稳定性问题,提高了频率计的响应速度。通过快速除法器解决了测周法运算速度的瓶颈问题,可实时刷新计算结果。整个系统在保证高精度的基础上可快速获得测量结果。     

基于FPGA的除法器算法研究

介绍了实现除法器的恢复余数法、不恢复余数法、倒数除法以及牛顿迭代方法,并针对牛顿迭代方法的缺点,介绍了一种优化算法,此优化算法可以在满足很高精度的前提下,具有很快的收敛速度。最后,基于现场可编程门阵列(FPGA)对各种算法进行了比较。     

直接数字频率合成器(DDS)的实现方法

分析了直接数字频率合成器的基本算法和误差。研究了用可编程逻辑器件实现直接数字频率合成器的方法。提出了工程应用中注意的问题     

大整数除法器硬件电路研究与实现

为加快传统的大整数除法的运算速度,提出了一种适合硬件实现的低功耗大整数除法快速算法,在此基础上设计了一个低功耗大整数除法器硬件电路:将2个大整数分别存储在独立的随机访问存储器中,结合控制器和状态机,以实现高速数据读取和计算.所提出的除法器具备高速和低功耗特性,且支持多种位宽的除法以及求模运算,最高可支持4 096位的被除数以及2 048位的除数.使用130 nm CMOS工艺,从面积、功耗和速度方面对大整数除法器硬件电路进行分析,结果表明:该除法器的主频最高可达125 MHz,总面积为0.12 mm²,每兆赫兹消耗的功耗为10μW.     

将双比特算法应用到有符号除法器中

本文提出了一种方法，将无符号除法中的双比特算法应用到有符号的除法中。与传统的有符号算法相比，此法可以大大提高计算效率，使我们可以进行高性能CPU设计。此设计已经通过了软件仿真。     

提高基于不恢复余数除算法的除法阵列速度

提出一种提高基于不恢复余数除算法的除法阵列速度的方法。当余数为０时,该方法可以使除法阵列的平均速度提高一倍,这种除法阵列在异步控制的并行环境中有应用价值。     

利用可编程器件设计DVB-C系统中的RS编码器

通过对RS码的原理和算法进行研究和比较,我们认为使用Berlekamp算法在利用FPGA设计RS编码器时占用的硬件资源较少.本文的重点部分说明应用Berlekamp算法设计编码器的方法和过程.