全文获取类型
收费全文 | 520篇 |
免费 | 19篇 |
国内免费 | 30篇 |
专业分类
系统科学 | 29篇 |
丛书文集 | 13篇 |
现状及发展 | 4篇 |
综合类 | 523篇 |
出版年
2024年 | 2篇 |
2023年 | 14篇 |
2022年 | 10篇 |
2021年 | 15篇 |
2020年 | 11篇 |
2019年 | 10篇 |
2018年 | 3篇 |
2017年 | 12篇 |
2016年 | 11篇 |
2015年 | 20篇 |
2014年 | 33篇 |
2013年 | 33篇 |
2012年 | 33篇 |
2011年 | 42篇 |
2010年 | 42篇 |
2009年 | 30篇 |
2008年 | 40篇 |
2007年 | 36篇 |
2006年 | 43篇 |
2005年 | 43篇 |
2004年 | 20篇 |
2003年 | 28篇 |
2002年 | 14篇 |
2001年 | 12篇 |
1999年 | 3篇 |
1998年 | 3篇 |
1997年 | 1篇 |
1996年 | 2篇 |
1995年 | 2篇 |
1994年 | 1篇 |
排序方式: 共有569条查询结果,搜索用时 15 毫秒
1.
基于FPGA实现的计算机与HDTV显示器测试信号发生器 总被引:1,自引:0,他引:1
为产生满足 14种计算机并兼容 4种高清晰度电视 (HDTV)视频标准的 13种测试图案信号,研究开发了计算机与高清晰度电视显示器测试信号发生器.采用现场可编程门阵列(FPGA)完成测试图案数据存储、各种视频标准时序产生及系统控制信号产生等核心功能.利用FPGA的现场可编程功能,采用多个EPROM存储FPGA配置.采用频率发生器技术为多种视频标准提供时钟信号.实践表明,以上方法可行,且成本降低,尺寸从 15cm×21. 5cm减小到11cm×14cm. 相似文献
2.
可变2n点流水线FFT处理器的设计与实现 总被引:1,自引:1,他引:1
设计一种可以连续计算N点复数序列傅里叶变换(FFT)的流水线结构处理器,其序列长度N(为2的幂)可变.流水线结构由乒乓存储器将基本运算模块级联而成,对输入数据的顺序以及流水运算的级数加以控制便可计算不同长度序列FFT.给出了由序列长度控制输入数据倒序、旋转因子寻址以及数据输出的实现方法.数据采用块浮点表示,提高了运算精度.用硬件描述语言VHDL在寄存器传输级(RTL级)进行描述,并在单片FPGA上实现.该芯片可工作在80 MHz,连续计算时,处理长度为1 024点的序列仅需12.8 μs. 相似文献
3.
基于FPGA的高速通信接口设计 总被引:4,自引:0,他引:4
文章对AD公司的TigerSHARC DSP(TS201)的通信接口进行了简单介绍,并提出了在FPGA上设计链路口的方案.链路口能够实现高速率的数据传输,为FPGA与多个DSP的互联提供了一种更加灵活的方式. 相似文献
4.
提出了一种采用现场可编程门阵列(简称FPGA)实现交流系统功率测量的方法.FP GA中采用离散数学的方法实现DSP算法用于交流系统的功率测量,由于FPGA具有较高的分辨率和较好的性能,使功率测量精度不再受传统处理机的分辨率所限,测量的精度得到提高.文中采用硬件高精度的方法实现数字积分功能,克服了由于电压电流的波形偏离正弦波所带来的测量误差,为交流系统功率测量提供了一个高精度、快速的测量方案. 相似文献
5.
讨论了基于SRAM技术的CPLD/FPCA可编程逻辑器件的编程方法,并以ALTERA公司FLEX10系列器件为例,提出了一种利用微处理器对可编程逻辑器件进行在系统多方案配置的实用方法。该方法成本低廉、简单易行,能在系统复位或上电时自动对器件编程,不仅有效的解决了基于SRAM的CPLD/FPGA器件掉电易失性的问题,而且使单一芯片可以具有多种逻辑功能,实现了该类器件逻辑功能的在系统多方案的灵活配置。 相似文献
6.
基于现场可编程器件的全数字成形滤波器实现 总被引:2,自引:0,他引:2
研究全数字基带成形滤波器的实现.根据数字通信中的基带传输原理,分析基带传输中成形滤波的必要性和几种常见实现方法的优缺点.选择了其中的查表法,并通过采用基于现场可编程门阵列器件的硬件描述语言,对该方法进行了全面的仿真和分析.采用该技术实现的全数字成形滤波器可以针对不同速率及指标在系统中方便地进行修改.符合未来数字通信软件化的趋势,在软件无线电中有广阔的应用前景。 相似文献
7.
高清晰度数字电视中的符号定时检测算法 总被引:1,自引:1,他引:1
分析研究了欧洲数字视频地面广播(DVB-T)系统,提出了基于FPGA的COFDM接收机同步解决方案,对该方案中的符号定时同步,步骤同步和采样钟同步作了简要阐述了,经大量的同步算法仿真分析,提出一种新的符号定时检测算法:通过设置门限、保持窗宽和相应时延可准确估计符号起始位置及频偏,相应的FPGA硬件电路经高清晰度数字电视功能样机调试证明,该算法实现复杂度低且性能优良。 相似文献
8.
9.
针对多个物理层传输芯片(PHY)、单ATM层的应用情况,分析了Utop ia level 2接口时序,基于现场可编程门阵列(FPGA)设计并实现了轮询机制的Utop ia接口逻辑,给出了时序仿真结果。设计了一种ATM同高层协议的接口逻辑并给出了进一步减小轮询操作开销的方法。同传统单端口模式相比,节约了75%的逻辑资源和引脚。测试结果表明,4个物理层单元能以155 Mbps的速度双向并行通信,可为模块化设计提供参考。 相似文献
10.
基于FPGA芯片的音乐存储与回放系统实现 总被引:2,自引:0,他引:2
采用现场可编程门阵列FPGA芯片和VHDL硬件描述语言,以及层次化的自顶向下工程设计方法,实现了一个由数控分频器和四位拨码开关控制的可进行乐谱存储及演奏存储与回放的系统,研究表明,采用FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法. 相似文献