一种短波电台频率合成器的研制

该文介绍一种采用Ｍｏｔｏｒｏｌａ公司ＭＣ１４５１４６和ＭＣ１２０１７／１８蕊片构成的短波电台频率合成器的硬件电路实现方案。频率合成器的输出频率范围２～２９．９９９９ＭＨｚ，频率间隔１００Ｈｚ，换频时间小于０．０１ｓ。文中论述了这种多环数字式频率合成器工作原理，各环路之间对应的频率关系和电路参数的选择，给出了频率合成器的试验结果．     

直流电动机锁相系统速度内环的设计

锁相系统是一个能够跟踪输入信号频率和相位的闭环自动控制系统，为了获得较好的动特性和较高的稳态精度，在直流电动机锁相系统中可采用数字模拟混合系统方案，即采用双环结构，外环是鉴频鉴相环，内环是速度环。实验证明，采用速度内环是高精度宽调速的可行方案。     

基于鉴相器的手机瞬时心率监测软件设计

目前用手机摄像头监测心率的手机软件无法检测瞬时心率,因为手机上资源有限,而占用资源较少的主要检测方法差分阈值法需要根据一段时间的结果来设定阈值才能准确检测出心率,不适于瞬时心率的检测.针对以上问题提出了一种基于鉴相器的瞬时心率检测算法,通过手机摄像头检测出的脉搏波信号先与正弦参考信号相乘,再经过低通滤波器提取心率成分,根据相位的变化逐拍检测心率的变化.在Android智能手机上的实验结果表明,与ECG方法相比,计算精度能满足要求.与差分阈值法和滤波器组法相比,本文提出的方法能较快地检测出瞬时心率.     

超宽范围可变速率时钟恢复技术及其实现

针对多种速率卫星信号的接收,提出并实现了一种针对QPSK信号的20 Mbps~320 Mbps超宽范围可变速率的数字时钟恢复算法。基于直接数字频率合成技术,该算法利用超前-滞后型鉴相器组成时钟恢复数字锁相环路,并采用由时域分析得到的一些方法扩大捕捉范围、降低时钟抖动。计算机仿真和硬件实现的结果验证了该算法具有超宽的捕捉范围和良好的时钟抖动性能。     

EDA仿真技术在《GSM手机原理》教学中的应用探索

通过将EDA技术融入到手机原理这门课程教学中,运用新技术改进教学方法来提高学生对手机原理这门课的学习兴趣、提高教学质量,同时也提升学生的创新能力。     

用GAL构成无计数误差的倍频鉴相器

从逻辑和时序上说明了无计数误差四倍频鉴相器的结构，为使此结构满足GAL的“组合逻辑结构”，给出了满足GAL的逻辑方程。     

1.8 V千兆以太网收发器低抖动时钟电路

采用新型的高速鉴频鉴相器(TSPC)、典型的抗抖动的电荷泵和对称负载差分延迟单元,设计了0.18 μm标准CMOS工艺、1.8 V工作电压的锁相环,经过系统稳定性验证和spice仿真,125 MHz的最大时钟输出在(75℃@TT)情况下,具有±3σ=70 ps左右的long-term低抖动.同时,在3种不同工艺下施加0.1 Vpeak-peak正弦电源噪声时,对电路的工作情况进行了仿真,均能很好满足电路设计的要求(对于1000 Base-T,Δt=8 ns/16=500 ps,根据时钟恢复算法的仿真,较严格peak-peak抖动要求约为(2%～3%)×baud=160～240 ps).     

用于高速PLL的CMOS电荷泵电路

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路．电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动．电路采用chartered0．35μm 3．3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3V区间变化,其输出电流基本无变化,上下电流的失配率小于0．6％,具有很高的匹配性．在3．3V电源电压下,电荷泵输出电压的范围为0～3．1V,具有宽摆幅和低抖动（约0．2mV）等优点,能很好地满足高速锁相环的性能要求．     

一种低SNR下APSK载波相位盲同步方法

提出了一种工作在低信噪比(SNR)条件下,由最小均方误差(MMSE)鉴相和数字二阶闭环组成的幅相键控(APSK)载波相位盲同步方法.给出了载波相位同步环路的参数、采样速率匹配方法及其定点优化实现方案.与盲同步中常见的判决引导算法相比,MMSE鉴相算法无需符号硬判决,对符号误判不敏感,因此具有更大的鉴相范围,降低了相位模糊的重数;运算量虽较大,但可以采用查表法克服这一缺点.     

电荷泵锁相环设计方法研究

在归纳单端输出电流型电荷泵锁相环设计方法的基础上,给出单端输出电压型电荷泵锁相环的两种设计方法,直接近似为电流型输出;串接电阻为电流型输出,实验验证了其正确性从而Ｍｏｔｏｒｏｌａ公司设计方法的错误。