浅述EDA技术的发展及其应用

文章简要介绍了EDA技术的重要性，VHDL硬件描述语言在电子设计自动化中所占的重要地位；分析了VHDL硬件描述语言的特点、组成，以及其设计平台Max＋plus Ⅱ的设计流程。     

一层半模式的宏单元阵列版图自动设计及验证系统MALS

本文提出的 ＭＡＬＳ系统，针对一层半模式门阵的特点，以线网均匀分配为主要目标 的布局和总体布线算法以及分区、定序、预测和并行横向的通道布线算法，提高了布图 的成功率。系统还提供了多种方式可进行人工干预的交互环境及布图正确性验证手段。 已用ＭＡＬＳ设计了若干芯片，表明该系统是有效的。     

一种基于时延和功耗双重优化目标的布局算法

针对标准单元模式的超大规模集成电路布局问题,提出一种新的基于时延和功耗双重优化目标的布局算法.在以优化时延为目标函数的布局结果基础上,进一步降低芯片的功耗特性,并通过算法设计较好地解决了两者优化方向的一致性.通过标准单元测试电路的实验结果表明,该算法在时延及功耗优化方面综合性能良好.     

锁相频率合成功率源与晶体介质谐振腔匹配网络

论述了锁模激光的调制器晶体谐振腔与锁相频率合成功率源匹配网络的实现，笔者经过深入研究，提出锁模激光的调制器晶体谐振腔非线性特性，并根据定一论断选择新的器件、网络电路，精心调制完成了难于实现的匹配，给出了实际运用的匹配波形图。     

可测试性设计中的功耗优化技术

降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗引发成本增加，可靠性降低，成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法，分析测试过程中功耗升高的原因，对已有的几种主要的降低测试功耗方法进行详细分析，最后给出一种高性能微处理器的真速低功耗测试方法。     

PFM神经网络VLSI电路的故障诊断应用

为了改变传统的基于软件的故障诊断模式,发挥神经网络超大规模集成电路(VLSI)的优势,提出了一种用于故障诊断的改进脉冲频率调制(PFM)模拟神经网络脉冲流VLSI电路.利用单层感知器网络、场效应管电路实现了一种新的数字模拟混合突触乘法/加法器电路.以此电路为基础,设计了进行主轴承磨损故障诊断的神经网络故障识别系统.用含有故障信息的噪声信号代替振动信号进行特征值提取,经过前置信号处理分析、故障特征值提取和神经网络运算,最后得出代表待诊断测试信号与标准故障模板之间"欧氏距离"的VLSI电路输出端电容的电压值.根据各个电压值,可以判断出故障类别.该电路具有较高的识别精度,可以实现实时在线的故障诊断.     

边界约束下的增量式布图规划算法

快速地在局部范围内调整布图已经成为一种设计需要。该文提出了一种二阶段法来实现边界约束下的增量式布图规划算法。根据已有布图规划建立松弛推移图,直观描述各模块之间"空白区"和松弛量的情况;同时建立模块交换图,记录所有具有形状相似特征的模块集合,基于这2个图进行增量式布图规划。第1阶段,基于推移图和交换图调整布图规划,使其满足边界约束。第2阶段,再次利用交换图进行互连性能优化。实验结果表明该算法在较短的时间里不仅对原有布图规划进行了有效调整满足了给定的所有的几何约束,而且还保证了芯片的面积和线长效果。     

CDMA系统及其降噪的实验方法：系统设计到硬件测试所通过的超大规模集成电路

本书介绍了意大利比萨大学一个团队的开发项目——CDMA移动终端接受器．以及从中获取的经验，为通信理论到VLSI实现建立了一座桥梁，呈现了从最初系统设计到最终硬件测试所需要的电信和电子相关知识，主要目的是为通信电路的设计提供理论和实践上的支持。书中介绍的知识和技术可以运用到更一般的无线调制解调器的构架设计和实现。     

全集成连续时间滤波器研究的进展

全集成连续时间滤波器是近年来模拟VLSI(超大规模集成电路)技术取得最重要进展的领域之一，也是当今国际上的前沿课题。它的诞生向传统的连续时间信号处理技术——开关电容技术和数字滤波技术，提出了强有力的挑战。本文综述了这一研究领域的发展现状；评述了近年来的新进展；并展望了这一研究领域的发展和应用前景。