4个加数的并行加法器及扩展接口的研究

算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能.为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证,实验结果说明了所提加法器的设计合理性.     

基于VHDL逻辑电路设计与应用

随着集成电路技术的高速发展,VHDL已成为设计数字硬件时常用的一种重要手段。介绍EDA技术及VHDL语言特点,以串行加法器为例,分析串行加法器的工作原理,提出了一种基于VHDL语言的加法器设计思路,给出串行加法器VHDL源代码,并在MAX PLUSII软件上进行仿真通过。     

基于FPGA的8位加法器原理图和文本设计法

介绍了8位加法器的两种设计方法原理图设计法和VHDL文本设计法,从而比较出两种方法的优劣,更好的选择设计方法.     

一个应用混合基算法的余数系统后置转换电路设计

针对传统的混合基算法在实现余数系统到二进制系统转换过程中的并行性问题,应用改进的混合基算法,研究与设计了一个基于模集合{2n,2n-1,2n+1-1,2n-1-1}的后置转换电路．模2n-1形式的模加法器采用相对简单的实现结构,使设计的电路避免了只读存储器及时序电路的引入,整个后置转换电路完全由简单组合逻辑及加法器级联实现,缩短了关键路径延时,减小了功率消耗,与已有的相同动态范围余数系统后置转换电路相比,性能优势明显.     

温度控制策略在废水焚烧炉中的应用

本文介绍了丙烯酸项目中废水焚烧炉的温度控制方案。废水焚烧炉的温度控制是废水处理单元的核心控制技术。废水焚烧炉温度的控制效果,对于节约能源,减少化工装置的污染排放起着至关重要的作用。     

基于新型融合加法器的随机DFT算法设计

针对目前随机运算结构在多级运算的过程中,运算精度损失严重的问题,提出一种全新的融合随机加法运算结构,并通过一种新的数学分析方法:超几何分解来对此结构进行原理分析,证明了这种加法结构比传统加法结构具有更高的运算精度。 采用融合加法器完成了一种随机离散傅里叶变换算法的架构设计,成功将随机运算的多种优点引入到离散傅里叶变换（DFT）处理领域,并在应用中证明了新型融合随机加法器的有效性。      

16位超前进位加法器的设计

电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯的超前进位加法器带负载能力不足等问题,从而在实际电路中使加法器的运算速度达到最优。根据这种理论,可以推导得到最优的任意位加法器。     

Simulink在数字电路仿真中的应用

数字电路的设计及调试如果用实物很费时费力。本文试用了仿真软件S im u link对数字电路中的几个基本实例进行仿真,结果表明优秀的仿真软件,它在数字电路的设计及调试检验过程中大有用途,从而使实际操作达到省时、省力和直观的效果。     

基于改进CSA-蒙哥马利的RSA加密处理器实现

为了提高RSA加密算法的速度和灵活度,对RSA的算法原理和实现方法进行了深入的研究,对普遍采用双CSA的蒙哥马利模乘算法进行了改进.将其中一个CSA的结构进行改变,且优化掉原先CSA-蒙哥马利算法结构中的CPA,不但减少了FPGA资源的使用,而且提高了RSA的处理速度.最后,实现了密钥长度可配置的RSA加密处理器,并对密钥长度为1 024bits的加密处理器作了性能参数分析.     

用集成运算放大器实现加减法器的设计

利用集成运算放大器可以方便地实现电路运算，通过对放大器的同相、反相输入端进行适当的扩展，便可实现任何加减法运算，本详细介绍一种利用集成运算放大器来设计加减电路的方法。