异军突起的有机发光平板显示

21世纪人类高新科技成果大放异彩并迅速加快商品化、产业化。基于现代通信技术与计算机网络之上的多媒体技术是当今划时代的标志性成果,它超越时空,横跨疆界地域,使偌大的世界犹如地球村。深受人们青睐的移动通信迎合了社会交往、人际交流、经贸交易,共享信息之需求。它品种繁多,而     

μA级低功耗流量检测仪的设计

针对目前的流量检测仪在缺乏供电的场所无法对流量进行连续监测的问题,提出一种以零功耗磁敏传感器为信号采集前端,以低功耗MSP430F413单片机为控制器的流量检测仪的设计方法.介绍其工作原理和关键芯片的选型、硬件电路和软件流程.用此方法设计的流量检测仪功耗只有μA级,采用普通锂电池供电,非常适合在没有通电的地方使用.     

智能仪表的低功耗设计

在生产、科研、国防等许多重要领域，智能仪表正在迅速取代传统仪表．单片机是智能仪表的核心，在一定意义上讲，智能仪表就是一个单片机应用系统．低功耗是智能仪表的关键技术之一．结合单片机技术及其他相关技术的新进展，研究了智能仪表的实用低功耗技术．对智能仪表的低功耗设计具有较好的指导作用．     

CMOS VLSI电路无时延平均功耗和有时延平均

从理论上阐述了无时延平均功耗和有时延平均功耗之间的单调递增关系, 用计算速度快的无时延理想电路功耗作为计算速度慢的有时延实际电路功耗的评估标准, 并给出了它在电路平均功耗快速估计、最大功耗快速估计和电路测试功耗快速优化三个领域中的应用. 提出了一种先用无时延功耗对较长的输入向量对序列进行快速压缩、再用压缩序列快速模拟出平均功耗(或最大功耗)的新方法. 与直接用未压缩序列进行模拟的传统方法相比, 实验结果表明: 对于平均功耗快速估计, 在保证估计精度(误差小于3.5%)的前提下, 将模拟速度提高了6~10倍; 对于最大功耗快速估计, 在保证估计精度(误差小于5%)的前提下, 将模拟速度提高了6~8倍. 在测试功耗快速优化领域, 与测试功耗直接优化法和现有的Hamming距离优化法相比, 无时延功耗优化法的优化效率最高, 它可以用较少的时间(缩短为 16.84%), 取得较好的优化效果(测试功耗降低35.11%).     

用高速高分辨率PC仪器进行甚低平均功耗I－V曲线测量

在一个ＰＣ基高速高分辨率仪器卡上实现超低平均功耗器件的Ｉ－Ｖ曲线测量．采集５１２个数据只要５１．２μｓ，避免因过高平均功耗而损坏器件．ＰＣ基仪器卡自带时钟和单斜波电压产生器，使用功能为１８ＭＨｚ取样率和１０ｂｉｔ分辨率的Ａ／Ｄ器件和存取时间为１５ｎｓ的缓存存贮器，分辨率优于一般存储示波器，测量系统对ＰＣ／ＸＴ以上的微机兼容．系统还可进行多通道瞬态测量，用于同步分析多通道窄脉冲信号，一个软件包可以完成所有的控制、测量与数据处理．     

一种基于低待机功耗的彩电电源改进方案

从节能的角度出发，采用开关控制电路对传统彩电的调谐电压形成电路、视放电压形成电路以及消磁电路做了改进，可有效地降低彩电的待机功耗。     

AES中S盒的面积、功耗与安全性分析

研究了高级加密标准(AES)中不同结构S盒实现的面积、功耗与安全性因素,为资源受限和安全性要求高的嵌入式加密应用场合提供了设计参考依据.基于仿真工具和0.25 μm,1.8 V工艺库,完成了包括查找表(LUT)、有限域分解(GF(24))、译码交错编码(DSE)等在内的5种S盒结构设计.基于功耗分析攻击,引入了S盒的功耗比率-相关系数积作为安全性指标.仿真结果表明GF结构S盒具有面积小、安全性高等特点,而DSE结构S盒具有极低功耗特性.     

基于混沌噪声的抗功耗攻击技术

讨论了利用细胞神经网络产生混沌的基本原理,给出基于混沌噪声的防护技术的实施方法及实现结构,并分析了其安全性.实验结果表明,混沌噪声技术具有良好的抗功耗攻击能力,且具有可行性和普遍适用性;不仅易于集成和控制,而且可以保护多个不同密码算法模块免受功耗攻击.为防止攻击者采用诸如滤波和模式识别等信号处理技术消除功耗样本中的噪声提供了有效技术手段.     

基于虚拟机的数据中心能耗测量

提出一种基于计算密集型与I/O密集型建立虚拟机动态能耗的数学模型方法.结合了设备运行状态参数,在模型功耗处于计算密集型时引入了虚拟机的CPU使用率与CPU频率,处于I/O密集型时引入了虚拟机的硬盘读写总字节数与内存读写总字节数计算功耗,并对功耗进行积分得出数据中心能耗.与常规方法相比该方法进一步细化了测量粒度,且在使用Wordcount运行任务与Sort运行任务进行节点能耗测试时,得出能耗的平均误差为0.062 5.实验结果在粒度细化的同时保证了常规方法的同级别测量精度.     

一种时间优化的NoC低功耗测试调度方法

基于NoC重用的测试方法由于受到channel等资源的限制,测试调度问题变的非常复杂.为此提出了一种测试调度方法,综合考虑时间和功耗因素,在所有核并行测试时间最短的前提下,选取总体测试代价最小的I/O端1:2位置和IP核调度顺序.实验结果表明,本方案有效地降低了NoC的总体测试时间和功耗,提高了并行测试效率.