量子全加法器的修改和算法研究

通过与经典全加器的基本模型进行比较后,讨论了一个改进后的量子平面加法器的基本构型.对其原理、组件和算法进行了研究,比较了本加法器两个主要组件与一般量子加法器的不同.作为应用的例,设计了一个n比特量子全加法器的模型,对其具体运算过程和基本功能进行了说明.     

一位全加器的设计与实现

全加器是计算机中运算器最主要的逻辑单元,全加器的研究对理解整个计算机硬件系统具有极其重要的意义。本文对全加器进行详细分析并给出两个简单的加法例子说明加法运算的实现过程并总结了设计组合逻辑电路的步骤和方法,该方法对其他数字逻辑电路的设计具有一定的指导意义。     

量子乘法器的设计及其实现方法

乘法器在数字信号处理和数字通信领域应用广泛,如何实现快速高效的乘法器关系着整个系统的运算速度。提出了一种新颖的量子乘法器设计方法,利用量子门设计一位量子全加器,并将n个一位量子全加器叠加在一起设计n位量子全加器,实现2个n位二进制数的加和;再利用2个控制非门设计置零电路,并使用置零电路设计量子右移算子;对二进制数乘法步骤进行改进,利用量子全加器和量子右移算子设计量子乘法器,同时设计实现此乘法器的量子线路。时间复杂度分析结果表明,本方法与目前最高效的量子乘法器具有相同的时间复杂度,并具有更简洁的实现方法。     

16位超前进位加法器的设计

电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯的超前进位加法器带负载能力不足等问题,从而在实际电路中使加法器的运算速度达到最优。根据这种理论,可以推导得到最优的任意位加法器。     

一种新的全加器设计方案

加法器几乎在各种电路中都有着广泛的应用,提出了一种新的全加器结构,并相对于传统全加器,从面积和速度两方面论述了这种新结构的优点。最后给出一个应用例子。     

利用中规模集成电路进行逻辑设计

用基本逻辑门电路、多路数据选择器、译码器实现全加器的设计方法     

基于电流型CMOS电路的新型和图转化方法

本文基于原有已提出的和图转化方法基础上,结合解方程的思路,提出了一种新型的和图转化方法,能够有效地简化和图到阈算术函数的转化过程,从而更高效地进行电流型CMOS电路的设计.另外,通过该方法设计了一种基于电流型CMOS电路的全加器,经过Hspice软件模拟实验,实验结果表明:所设计的电路具有正确的逻辑功能和较低的功耗.     

补码乘法器中负权全加器概念探讨

乘法器采用补码直接运算,可以大大加快运算速度,前人已给出了具体实现方法,遗憾的是关于进位c的算法是错误的,在有负权输入情况下,c不能简单的表示为原来输出的反,与原来输出有交叉重迭.就这一问题进行详细探讨,并提出具体逻辑表达式以及解决方案.     

基于QuartusⅡ的ALU的实现

计算机组成原理运算器部件ALU实验,一直是计算机专业老师的教学重点,也是多数学生反映的学习难点之一,相当一部分学生不能很好地完成这个实验。QuartusⅡ作为一种EDA设计软件,提供了完整的多平台设计环境。为了帮助学生更好地完成ALU实验,介绍了实现ALU的两种方法,并以实现简单的ALU为例,详细介绍这两种方法的具体实现。     

基于MAXPLUS Ⅱ的两位全加器的设计

本文利用FPGA常用开发环境MAXPLUSⅡ对两位全加器进行了设计,对设计过程中遇到的一些问题进行了分析与探讨。