基于基带预处理的连续相位(CPM)调制技术的研究

研究了两种基带IJF脉冲信号:双码元间隔升余弦脉冲以及双码元间隔三角脉冲,并对它们的性能参数 作了比较．利用基带预处理技术设计了一种性能优越的基带IJF信号码型,并将其应用于连续相位调制技术 中．仿真结果表明:与传统的调制技术相比,采用基带预处理技术脉冲形成的IJF-OQPSK调制技术,具有更 窄的主瓣宽度和更快的高频滚降速度,可在多种非线性场合下应用．     

内置插管静力触探检测水泥搅拌桩试验研究

水泥搅拌桩是软土地基加固常用的方法,桩体检测是其中的质量控制环节,常规静力触探检测方法存在探头易偏斜出桩的致命问题,在水泥搅拌桩内置一根导管可以很好地解决这一问题.通过室内模型试验研究表明,32 mm PVC插管依然存在探头偏桩问题;40 mm高强度PVC插管可以解决探头偏桩问题,但由于插管自身强度过高影响静力触探结果,无法体现桩体强度的变化;40 mm低强度PVC插管同样可以解决探头偏桩问题,可以实现对水泥搅拌桩桩体强度的检测,因此40 mm低强度PVC插管是本试验的最佳选择.     

磨粒和抛光垫对铝合金化学机械抛光性能

磨粒和抛光垫为化学机械抛光(CMP)提供了重要的机械磨削作用。为了探讨磨粒和抛光垫对铝合金化学机械抛光的磨削作用,研究了不同种类磨粒和抛光垫对材料去除率和表面形貌的影响。结果表明：在pH=12-13时,氧化铝抛光液去除率(MRR)为910nm/min,远大于二氧化硅与氧化铈抛光液,且获得较为理想光滑表面。3种不同抛光垫抛光后的铝合金表面,呢子抛光垫表面将不会出现划痕与腐蚀点,表面粗糙度较低为10.9nm。随着氧化铝浓度的增加,材料去除率(MRR)和表面粗糙度(Ra)均增加。当氧化铝含量为4wt%时,抛光垫使用呢子抛光垫适宜铝合金化学机械抛光,在获得高去除率的同时铝合金表面精度高。     

基于ASP．NET的医学信息管理系统设计

提出了一个基于ASP．NET的医学信息管理系统总体架构,并对其功能模块和程序设计进行了简要描述。在医学信息管理系统中采用CMP架构是一个新的尝试,必将给系统的实现和维护带来方便和效率。     

Session facade设计模式在银行代理业务中的应用

在许多使用EJB技术的J2EE项目中，EJB架构设计好坏直接影响到系统的性能及开发效率。传统的客户端直接调用实体Bean已不再满足可重用、可扩展性等要求，通过对银行代理业务系统模型使用session fafade模式的研究，说明使用一种好的设计模式重要性。     

一种新型的机械化学抛光模型

分析了机械化学抛光(CMP)过程中氧化剂与磨粒的化学机械协同作用机理,将CMP过程分为化学作用主导阶段和机械作用主导阶段.应用微观接触力学和颗粒粒度分布理论,对这两个阶段分别建立了表征芯片表面材料去除率的数学模型,根据这两个阶段的平衡点推出了表征芯片表面氧化膜生成速度的数学表达式.模型综合考虑了机械和化学作用因素、磨粒的浓度、磨粒的粒度分布特性及磨粒/芯片/抛光盘的材料特性参数对CMP过程的影响,并通过图表分析了磨粒体积浓度、磨粒平均粒径粒度、磨粒粒度分布宽度以及氧化剂浓度对CMP过程芯片表面材料去除率的影响规律.     

机械化学抛光中晶圆材料切削率和非均匀性有限元模型

提出了一个机械化学抛光中晶圆材料非均匀性的有限元模型.通过分析压力、摩擦力、抛光垫和承载膜的可压缩性对晶圆的应力分布的影响,研究了抛光过程中晶圆厚度的不均匀性.结果证明非均匀剪应力是晶圆厚度变化的一个主要原因.这个模型也建立了声发射信号的变化和晶圆厚度不均匀性的关系.通过对晶圆材料切削率的声发射信号监测,证明了实验结果和模型预测值的一致性.     

纺织钢领的化学机械抛光试验

探讨了化学机械抛光(CMP)技术在细纱机的钢领后续加工中的应用.通过采用CMP与传统磨料流抛光技术的对比试验, 表明应用CMP技术后提高了钢领的加工效率和工作表面质量,证明CMP应用于钢领抛光是完全可行的.同时,对CMP抛光钢领的机理及影响因素进行了分析.试验表明,采用CMP技术抛光钢领时,钢领的表面在抛光液的作用下形成了软质层,由于该软质层的形成, 提高了抛光效率,也改善了钢领的表面质量.     

微电子材料CMP加工中去除率与速度的关系

通过研究微电子材料化学机械平坦化(CMP)加工过程中磨料颗粒在晶片加工表面的运动规律,得到磨料颗粒在晶片表面的运动轨迹方程.当晶片和垫板的转动角速度相同时,得出材料去除率(MMR)与垫板和晶片相对速度成正比的结论.给出了磨料颗粒在晶片加工表面形成的刮痕迹线实例.其结果对于正确理解微电子材料CMP加工中的材料去除机理具有实际意义.     

Performance modeling of positive degraded task-pair with helper-thread in CMP

Helper-thread of a task can hide the memory access time of irregular data on the chip muhi-core processor (CMP). For constructing a compiler that effectively supports the helper-thread of a task in the multi-core scenario based on the last level shared cache, this paper studies its performance stable conditions. Unfortunately, there is no existing model that allows extensive investigation of the impact of stable conditions, we present the base of pre-computation that is formalized by our degraded task-pair < T, T' >with the helper-thread, and its stable conditions are analyzed. Finally, a novel performance model and a constructing method of pre-computation based on our positive degraded task-pair are proposed. The efficient results are shown by our experiments. If we further exploit memory level parallelism (MLP) for our task-pair, the task-pair < T, T' > can reach better performance.