高性价比2MB／S会议电视图象压缩编译码器的研制

本文系作者研制低成本高质量的２ＭＢ／Ｓ会议电视图象压缩编码硬件系统的成果报告。在研制过程中，采用了作者新的电视图象编码方案。该成果：图象质量同ＣＣＩＴＴＨ１２０建议的编码系统相当，但成本比ＣＣＩＴＴＨ１２０建议下降数倍。     

用数据选择器和译码器的组合优化逻辑设计

介绍一种用数据选择器和译码器的组合优化逻辑设计的方法.该方法可减少数据选择器芯片及门电路使用的数量.文中给出几个实例.     

仿真软件在数字电路教学中的应用

<正>一、仿真软件的应用1.电子工作平台。电子工作平台Electronics Workbench(EWB)软件是加拿大Interactive Image Technologies公司于20世纪80年代末推出的一个虚拟电子工作台软件,利用它提供的虚拟仪器可以使用比实验室中更为灵活的方式进行电路实验。2.采用的教学方式。     

多用户MIMO下行系统中的仿射投影解码方法

针对多用户下行MIMO系统,基站端有M根传输天线,用户端有1根接收天线的情况,该文提出了一种名为仿射投影译码器的译码方法.该方法采用对角空时码,在发送端不知道信道状态信息的情况下同时给所有用户发送信息.应用仿射投影技术,用户端可以完全地消除用户间的干扰.该文还对这个新译码器的性能,包括可达速率域和自由度进行了分析.最后,仿真证实了分析结果.     

数字钟——数字系统的一个逻辑设计

本文介绍了数字电路系统的逻辑设计过程,并且着重阐明异步计数器和译码器的功能,数字钟是这方面应用的一个实例。本文对大规模集成电路的设计也有一定参考价值。     

DTMF信号的接收

分析了单片ＤＴＭＦ接收器的主要特性，设计了多路ＤＴＭＦ接收器，讨论了其主要部件的逻辑函数，给出了在我们研制的程控交换机（ＰＡＢＸ）中多路ＤＴＭＦ接收器的原理框图．结果表明，在输入ＤＴＭＦ信号幅度不小于－２３ｄＢ时，系统工作可靠．     

RS码译码中错误图样检测电路的设计

该文在简述Ｂｅｒｌｅｋａｍｐ译码算法的基础上，设计了一种计算σ（ｘ）、Ｚ（ｘ）的实现电路，并给出了时钟控制过程。     

会议电视系统中的信道编解码器

本文介绍用于8Mb/s彩色数字会议电视系统的信道编解码器,镇痛解码器釆用纠错1位的127/120汉明码.     

一种改进Turbo码分量译码器的FPGA实现

介绍了Turbo码的译码方法和译码步骤，提出一种改进的译码步骤和相应的分量译码FPGA（现场可编程门阵列）实现方案．仿真表明，该方案能有效地降低译码的复杂度和译码延时，达到了较好的性能，具有较高的实用价值．     

基于FPGA的多约束长度Viterbi译码器

现有的各通信系统中卷积码的约束长度各不相同．为充分利用现有资源很有必要研究多约束长度的Viterbi译码器．基于FPGA讨论了实现多约束长度的卷积码的Viterbi译码器的一些问题．主要讨论了分支度量单元(BMU)、加比选单元(ACS)、路径度量寄存器单元(PMU)和幸存路径存储器单元(SVU)实现中的一些问题．