并行算法软件库PASL

本文介绍了并行算法软件库ＰＡＳＬ。ＰＡＳＬ库运行在具有共享存储的多处理机上，它可以用于科学工程计算和仿真。     

基于USB接口的低速率声码器设计研究

以专用语音信号处理器CT8020为核心，应用单片机控制技术及通信接口电路，介绍了一种基于USB接口的低速率声码器的设计与实现方法，在给出系统硬件总体结构的基础上，重点讨论了声码器和上位机软件设计中的若干问题。     

列修正拟Newton法在并行算法中的应用

本文利用解非线性方程组的列修正拟Newton法给出了常微分方程数值解法中的Adams内插公式的并行计算方法,并证明了该方法的收敛性     

并行仿真计算的任务划分问题研究

本文首先分析总结了并行仿真计算任务的三类任务划分方法：算术运算级划分、程序方程级划分和状态变量级划分，然后重点讨论状态变量级的最优划分问题。文中针对同构型的多处理机系统和多计算机系统，分别建立了仿真计算的性能模型，并求出了系统的最优划分粒度。     

压缩系数的微粒群优化算法的收敛性分析

该文利用矩阵理论对具有随机数的压缩系数的微粒群优化算法进行了收敛性分析,给出了c=d=1和c=1两种收敛性结果,同时图形化给出了参数选择准则.     

Multiple MIPS 4Kc cores based interrupt controller design and its implementation on HDTV SoC platform

A multiple MIPS 4Kc processor cores based interrupt processing system is introduced. The interrupt controller plays a key role in the high definition television （HDTV） system-on-a-chip （SoC） platform, especially when it is a multiple processor system. Based on a general introduction to the whole HDTV SoC platform, a layered interrupt controller and its implementation are discussed in detail. The proposed scheme was implemented in our FPGA verification board. The results indicate that our scheme is reliable and efficient. Meanwhile, as a functional intellectual property （IP）, the interrupt controller has reusability and expandability with the layered structure.     

PWM控制变阻调速系统

分析了PWM的调整方式，利用绕线式电机和串电阻调速的原理，提出了一种结构简单、功率强的变阻调速系统。     

并行广义预测自校正控制器(GPC)

本文旨在讨论ＧＰＣ算法［１，２］的并行化问题，通过对原串行算法的数据流及数据相关性的分析，得到了一种三角阵列的并行算法。该算法自然导致Ｓｙｓｔｏｌｉｃ结构，并具有良好的数值稳定性。对于一个 ｎ阶系统而言，本算法采用Ｏ（ｎ２）阶的处理器单元互连成三角阵列，可以把计算时间由原来的Ｏ（ｎ３）阶（内积运算）时间提高到 Ｏ（ｎ）阶，因而具有 Ｏ（ｎ２）的加速比，其处理器的利用效率得到了很大提高。     

基于Nexperia数字多媒体平台的设计与实现

设计并实现了以Nexperia PNX1300 Series媒体处理器为核心，集视频、音频、通信、图象和控制为一体的数字多媒体平台，它具有高性能的实时数字信号处理能力，是数字多媒体编解码标准的算法研究与实现的理想平台，实验证明，数字多媒体平台是一个性能卓越、功能强大的实时信号采集与处理系统，完全满足数字多媒体实时处理的需要，它将MPEG-4的视频压缩技术与流媒体技术结合，具有广泛的应用前景。     

电阻梯形网络电路的计算机辅助分析

在介绍电阻梯形网络电传统分析方法的基础上分析其不足,并根据阻元件的线性特征,提出了一种新的算法。