0.18m CMOS中用于频率综合的时间数字转换器

该文提出一种应用于全数字锁相环高分辨率的时间数字转换器TDC。该TDC延时单元由两级特殊的反相器构成,其中第一个反相器只考虑上升沿,而第二个反相器只考虑下降沿,通过合理选择两级反相器的尺寸可使总延时小于传统延时单元的一半,从而提高了TDC的分辨率。针对这种只考虑单沿的延时单元,该文还提出了相应的TDC系统。实验结果表明,在0.18μm CMOS工艺下,该文提出TDC的分辨率能达到28 ps。     

虚通道数和时钟比率对片上网络的影响

为了优化片上网络的性能和实现面积,基于环状和蜘蛛网状的拓扑结构和片上网络局部化自相似数据源,分析了虚通道数目和时钟比率对片上网络延迟和吞吐量性能的影响;并在可编程器件EP2S180F1508C5上实现了支持全局异步局部同步结构和虫孔交换的路由节点,分析了虚通道数目对路由节点面积的影响。仿真结果表明:在片上网络局部化自相似数据源下,为了使片上网络达到较高的吞吐量和较低的传输延迟并占用较少的硅片面积,路由节点必须设置3个虚通道和至少2¨1的时钟比率。     

0.18m CMOS中用于频率综合的时间数字转换器

该文提出一种应用于全数字锁相环高分辨率的时间数字转换器TDC。该TDC延时单元由两级特殊的反相器构成,其中第一个反相器只考虑上升沿,而第二个反相器只考虑下降沿,通过合理选择两级反相器的尺寸可使总延时小于传统延时单元的一半,从而提高了TDC的分辨率。针对这种只考虑单沿的延时单元,该文还提出了相应的TDC系统。实验结果表明,在0.18μmCMOS工艺下,该文提出TDC的分辨率能达到28ps。     

基于三维Mesh片上网络的双链路互连架构

片上网络(network on chip,NoC)作为一种全新的片上互连通信架构,面积受限,却具有丰富的线资源。而且,三维片上网络的层间互连线很短,同时提供了在第三维度上的互连扩展性。根据这些特性,该文提出了一种基于三维Mesh片上网络的双链路互连架构。在垂直方向上,该架构采用双链路互连,使其通信带宽加倍;而且,跨层连接的垂直链路降低了消息传输的路由跳数。这些都带来网络平均延时的降低和最大吞吐量的提高,却仅仅增加一些控制逻辑电路。仿真结果验证了理论分析。与传统的单链路架构相比,该架构以较小的面积开销换取了较大的性能提高。     

面向卫星高速数字通信的IQ独立处理基带结构

提高卫星数字传输的速率要求增大信道带宽,需要接收端的高采样率的模数转换器支持。在极高采样率下,共模(I)、正交(Q)两路使用独立的模数转换器采样,需要分别进行基带处理。针对该应用场景,设计了一种IQ独立处理的基带结构。该结构通过重新设计辅助序列、调整处理顺序、改变处理算法等手段,使频偏估计与定时同步等处理步骤能在IQ数据上独立进行。仿真结果表明:所设计的结构传输速度快,与传统结构的误比特率性能差距在2dB之内。     

基于随机矩阵理论的链路流量监测

全网链路流量监测对流量工程和网络攻击监测都有重要意义但是一直很难实现。该文提出了一种基于随机矩阵理论(RMT)的监测方法,利用流量协方差矩阵和随机矩阵理论预测结果进行比较,从两者差异中提取流量的时间相关信息。在网络中布置少量观测点,利用协方差矩阵的最大特征值能够准确的获取高速和低速链路的流量信息,并且通过最小特征值监测到观测点是否工作。该方法节省存储资源,计算时间短,获取信息多,是一种高效的监测方法。     

EPON接入网的生存性

网络生存性是高速通信网络的重要性能评估指标.该文定量分析了EPON(ethernet passive optical network)接入网的网络生存性,得到网络生存性与破坏强度之间的定量关系,为EPON接入网生存性的预测和评估提供了理论依据.并分析和比较了EPON接入网的在3种备份方式下的生存性,从理论上证明EPON接入网在覆盖范围相同的情况下使用节点光纤备份比使用树干光纤备份具有更好的生存性.在节点个数和分布相同的情况下,使用总线光纤备份则不仅节省光纤而且网络生存性最好.该研究结果可为EPON接入网的设计提供参考.     

TCAM存储高效的OpenFlow多级流表映射机制

基于流表的转发机制为OpenFlow提供了灵活的可编程能力,但是随着网络功能的不断膨胀,OpenFlow交换机中的流表规模呈现出不断增长的趋势,这些流表难以在交换机有限的三态内容寻址存储器(TCAM)中进行存储,成为网络发展的一个瓶颈。为了高效地利用有限的TCAM资源进行流表存储,该文提出一种OpenFlow多级流表结构及其映射算法,将单一流表映射到多级流表中进行高效存储和查找。仿真结果表明:该文所提方法比单一流表的存储方法节省17%~95%的TCAM资源。这对OpenFlow数据平面查找结构及其扩展性设计具有重要意义。     

CESoP芯片实现方案及其专用集成电路设计

基于分组网络的电路仿真服务在分组网络上提供了一种传输传统电路交换业务的方法,对于现代网络融合具有重要意义。为了实现分组网络中的E1信号传送,提出一种分组电路仿真处理芯片的实现方案,并完成了芯片设计及应用试验。芯片实施协议符合IETF(internet engineering task force)PWE3(pseudowire emulation edge-to-edge)工作组的相关建议草案,芯片内部集成全数字自适应时钟提取算法和服务恢复策略。目前基于该芯片方案的验证系统已经通过了10-100Mb以太网和802.11a无线网络的环境测试,结果表明:该实现方案能够有效抑制分组网络传输抖动和传输误码导致的服务失效,可以应用于多种网络环境。     

基于虚拟化片上网络的二级优先维序路由算法

为了满足片上网络虚拟化过程中产生的不规则拓扑子网内部的通信需要,提出了一种二级优先维序路由算法.该算法通过2 b的配置信息,决定在不同拓扑结构中每个路由器的两个优先路由方向,使其能快速有效地在以下两类拓扑中路由:3个Mesh以任意方式连接成的拓扑结构,或者是任何满足最小路径原则的拓扑结构.该文分析了该算法的路由连通性和...