排序方式: 共有20条查询结果,搜索用时 15 毫秒
1.
SRAM的一种可测性设计 总被引:1,自引:1,他引:1
用ETCO算法对SRAM进行了内建自测试设计.首先说明了设计的原理,进而对电路中所用的各个单元电路进行了设计,主要包括地址计数器、数据计数器和BIST控制器等.设计出的电路可针对具体的故障模型设置相应的测试长度,从而获得预期的故障覆盖率.测试时不需存储正确响应,并可通过一个响应标志位表示检测的结果.可测性部分对电路硬件的开销较小,所设计的电路在工作站上已成功通过仿真,此电路可广泛应用于嵌入式SRAM,以降低电路的测试难度. 相似文献
2.
在半导体技术受到管控的背景下,实现芯片的完全自主可控已成为现今半导体技术发展的重点.由于RISC-V具有开源、应用广泛的特性,研究RISC-V架构对于我国微处理器的自主可控具有重要研究意义.在微处理器系统中,由于物理资源的有限性和直接访问存储可能潜在危害, DMA访问I/O设备时将会受到诸多限制,从而影响访问性能.目前主流的方法是通过将I/O事务虚拟化,可以很好地解决这一问题.本文首次提出了一种基于RISC-V的I/O虚拟化架构,极大地加速了I/O访问进程,仅花费几个时钟周期就可快速完成I/O设备对内存的DMA请求.本设计将来可以作为IP,集成到RISC-V架构的处理器中,加速I/O设备对内存的访问. 相似文献
3.
通过对索引表和概率间隔区间更新条件的分析,提出了一种JPEG2000算术编码器的部分并行优化算法.在连续编码两个数据对时,通过预测间隔区间的变化,可以一次完成索引表和间隔区间的更新,从而减小了编码数据的关联性,实现了算术编码器的部分并行编码.设计了基于3级流水线的JPEG2000算术编码器,并通过了FPGA验证.试验结果表明,该算法平均每个时钟编码1.58对数据,比每个时钟编码1对数据的普通算法,编码效率提高了58%. 相似文献
4.
基于PSO优化算法的模糊PID励磁控制器设计 总被引:1,自引:0,他引:1
针对优化发电机励磁控制器控制问题,研究模糊理论及人工智能控制方法,建立数学模型分析励磁控制器,找到将粒子群算法与模糊PID相整合的励磁控制途径,并设计了适用于低压水轮发电机的励磁控制器.粒子群优化算法优化控制系统的初始参数,模糊PID完成对系统的动态控制.仿真结果表明,改进的控制器算法相比传统PID控制和模糊控制PID,响应速度较快(上升时间少于1s),超调量小(超调量少于5%).能够满足控制器快速、准确和稳定的要求,是一种先进的控制方法. 相似文献
5.
一个单端LO输入的新型混频器电路 总被引:1,自引:1,他引:0
设计了一个基于工作在线性区的MOSFET的新型宽带混频器.此混频器以标准CMOS工艺和简单的电路实现了现代无线通讯系统高线性度、低压和低功耗的要求,工作频带宽,且只需单端本振输入,解决了本振信号的单双端变换问题.由仿真结果可知:电路工作电压为1.2 V,功耗3.8 mW,增益为13.8 dB,P-1 dB为-4 dBm,噪声为12 dB. 相似文献
6.
为消除运算放大器失调电压对带隙电压精度的影响,采用NPN型三极管产生ΔVbe,并设计全新的反馈环路结构产生了低压带隙电压.电路采用SMIC 0.18μm CMOS工艺实现,该新型低压带隙基准源设计输出电压为0.5V,温度系数为8ppm/℃,电源抑制比达到-130dB,并成功运用于16位高速ADC芯片中. 相似文献
7.
功能验证能在芯片设计前期快速、低成本发现缺陷,对于保证设计质量具有重要意义.针对内核模块验证中指令序列随机性差、测试用例编写繁琐和验证平台重用性差等问题,设计了一款8位精简指令集内核验证参考模型,通过对指令集单独建模、可配置化参数设计等方法满足了指令序列随机组合的验证需求和重用性,且结合自动化脚本的使用解决上述相关问题... 相似文献
8.
提出了一种基于完全重构条件的双正交小波滤波器的通用构造方法,在确定滤波器长度和消失矩后,可通过求解方程组得到双正交小波的滤波器系数.该方法构造了应用于JPEG2000的5/3小波、CDF9/7小波以及非常适合于硬件实现的具有简单系数的9/7小波. 相似文献
9.
针对民众因担忧电磁辐射而投诉日益增多导致通信基站选址困难的现状,在考虑基站覆盖范围和建站成本的同时,兼顾基站电磁辐射对环境的影响,提出了面向低辐射的3G网络基站选址优化方案.通过对基站选址原则及其典型基站的电磁辐射模型分析,建立了基于多目标的基站评价模型,设计了基于改进的免疫优化算法3G网络基站选址优化方案,并以模拟实验区域为对象进行了仿真实验测试.实验结果表明:本文提出的选址优化方案不仅能以较小的基站建设代价满足信号覆盖要求,同时也降低了基站电磁辐射的影响,获得了更好的社会效益. 相似文献
10.