排序方式: 共有39条查询结果,搜索用时 0 毫秒
1.
复接器是光纤通信系统的重要组成部分。文章采用CSMC-HJ0.6μmCMOS工艺设计,工作速率为622Mb/s的4∶1复接器。为了适应高速电路设计的需要,采用源级耦合场效应管逻辑(SCFL)电路形式和树型结构,分析和设计了复接器的系统结构和单元电路,并用SmartSpice进行了仿真。仿真结果表明,电路的工作速率可以达到622Mb/s,且其它各项指标均可达到要求。 相似文献
2.
千兆以太网同步检测集成电路设计 总被引:7,自引:2,他引:7
采用两组分接电路结构,并将同步码字检测电路置于间,设计了千兆以太网同步检测集成电路。实现1.25Gb/s速率的千兆以太网数据由1路到10路的串并转换以及同步码这的检测。分析了RC网络效应对超高速集成电路中互连线的影响,基于TSMC0.35μmCOMS工艺建立电路模型,使用Smartspice工具在不同温度(0-70℃)、电源电压(3.15-3.45V)及输入信号等条件下进行仿真.结合版图参数提取后仿真的比较,证明了该设计在减小规模,简化结构和加快仿真流程方面的有效性,电路版图采用全定制方式实现。 相似文献
3.
根据OMMIC公司通过测量得到的0.2μm GaAs PHEMT器件参数模型和噪声模型,设计了2.5 Gbit/s的共源跨阻前置放大器.并根据PHEMT晶体管Y参数下的噪声模型,结合Y参数和ABCD参数下的噪声密度矩阵,分析了电路在带有晶体管噪声源情况下整个电路的噪声电压,得出了共源跨阻前置放大器等效输入噪声电流密度的理论公式.实现了芯片制作,并且对芯片进行了噪声参数的测量,测量结果、仿真结果和理论分析结论在6GHz的频率范围内基本符合. 相似文献
4.
提出了一种新的树型结构10:1并串转换电路,可应用于千兆以太网,其工作速度达到1.25 Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上,从而简化了设计,也减小了功耗.低速5:1并串转换单元采用改进的并行结构,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系,使其相对于普通并行结构有更大的相位裕量,可以更可靠地工作.芯片应用TSMC 0.18-μm CMOS工艺实现,芯片面积为0.7 mm×0.5 mm,核心电路功耗为3.6mW,小于同类电路. 相似文献
5.
根据非线性系统Volterra级数分析理论建立了半导体激光器的非线性模型.半导体激光器由本征激光器与寄生网络级联而成.本征激光器的非线性传递函数利用谐波输入法从速率方程得到,而寄生网络的非线性传递函数由影响其非线性的主要因素决定.在此基础上利用非线性系统的级联关系得到半导体激光器的非线性传递函数,并利用模型计算了半导体激光器的二次谐波、三次谐波和三阶交调失真.计算结果显示,在宽频范围内模型计算结果与仿真结果接近,且寄生网络对于激光器非线性的影响随频率升高而逐渐加大.通过比较Volterra模型与直接仿真之间的误差随输入信号功率的变化趋势可看出Volterra模型更加适用于分析弱非线性系统.所建立的模型有助于半导体激光器的器件表征与射频光传输系统的设计. 相似文献
6.
集成电路的不断发展使得互连线的随机工艺变化问题已经成为影响集成电路设计与制造的重要因素.基于电报方程建立了工艺变化下互连线的分布参数随机模型,推导出互连线ABCD参数满足的随机微分方程组,并提出了基于蒙特卡洛法的互连线ABCD参数统计分析方法,通过对ABCD参数各参量系数的正态性进行偏度-峰度检验,给出了最差情况估计.实验结果表明所提出的互连线随机模型及统计分析方法可以对工艺变化下的互连线传输性能进行有效的评估. 相似文献
7.
为了采用CMOS工艺实现单芯片半导体激光驱动器中的自动温度补偿电路,提出了温度与补偿电流之间具有差分放大器增益特性的补偿电路结构.给出了电路的原理图,讨论了补偿特性的理论分析方法.对补偿特性进行了仿真,给出了仿真曲线.整个芯片采用CSMC 0.6 μm混合信号工艺实现,测试表明,在-20℃~+85℃内可以满足常用半导体激光器的温度补偿需要,消光比的波动小于1.2 dB. 相似文献
8.
InAlAs/InGaAs HEMT跨阻前置放大器的设计与实现 总被引:1,自引:1,他引:1
提出了基于耗尽型InAlAs/InGaAsHEMT器件的光纤通信接收机中的单电源跨阻前置放大器电路,并给出了设计方法与实验结果,该前置放大器采用单电源供电,单端输入,双端差动输出,由两级源级跟随器,一级输出级以及一个反馈电阻组成。当前置放大器工作在2.5Gbit/s时,跨阻可达62.5dBΩ,采用+5V电源供电,功耗为272mW。 相似文献
9.
24 Gbit/s 0.2μm PHEMT复接器 总被引:1,自引:0,他引:1
本文利用Philips公司OMMIC 0.2μm GaAs PHEMT工艺,设计出24Gbit/s的复接器.应用源极耦合FET逻辑(SCFL),使逻辑电路能够在24Gbit/s速率上正常工作.时钟采用二倍频方案,解决了多级复接中的高速时钟问题.改进异或门拓扑结构实现的二倍频器,结构简单、实用,降低了电路复杂度.利用源极耦合电容的微分作用,加速晶体管开、关转换,提高了选择器工作速度.芯片通过功能测试验证,数据速率可达到24Gbit/s. 相似文献
10.
为了实现高速模数转换器中的编码电路,研究了编码电路常用的格雷码和二进制编码2种编码方式.结合模数转换器的实际工作条件,从误差来源、误差分布、整体功耗、电路规模等方面对2种编码进行了对比.分析结果表明,在不同的应用条件下2种编码方式具有各自的优缺点,在量化位数较低的情况下,二进制编码比格雷码在某些方面更具有优势.最后基于一个量化精度为6位的高速模数转换器,在中芯国际(SMIC)0.18μm互补金属氧化物半导体(CMOS)工艺下,采用二进制编码方式设计了一个高速编码电路.实际测试结果表明,该编码电路在2GHz速度下工作状态良好. 相似文献