K波段双通道集成CMOS发射前端芯片设计

采用TSMC 90 nm CMOS工艺,设计并实现了一款具有移相功能的K波段双通道集成发射前端芯片.该芯片主要由一个功率分配器、两组参数不同的有源移相器和功率放大器构成,同时在片上集成了用于控制移相器的数字模块.测试结果表明,在中心频点25 GHz处,两个通道的增益分别为19.1 dB和18.9 dB,输出1 dB压缩点分别为9.57 dBm和8.41 dBm,相位误差分别为1.38°和1.47°,供电电压为1.2 V,总功耗为0.32 W,芯片总面积为2.2 mm×1.25 mm.      

90nm CMOS工艺高速锁相环设计与优化

基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频偏1MHz处的相位噪声为-90dBc,参考杂散为-56.797dBc.      

应用于K波段分数分频频率综合器的多模分频器设计与优化

基于TSMC 90 nm CMOS工艺设计一款多模分频器,可以实现的分频比的范围为32~39.详细介绍了多模分频器的各部分模块,包括双模预定标器、S计数器和P计数器,分析并且讨论了P计数器加入与不加入重新定时电路的时序图.本文设计的分频器应用于K波段高速分数分频频率综合器.测试结果表明应用改进后的多模分频器,频率综合器的带内噪声可以优化15 dB,频偏10 kHz和频偏1 kHz的相位噪声可达到81.30 dBc/Hz和72.44 dBc/Hz.