排序方式: 共有12条查询结果,搜索用时 15 毫秒
1.
2.
3.
针对采用码相位循环移位获得的M元扩频需要额外同步信息的问题,提出一种改进型扩频通信算法.该算法采用m序列及其倒序序列构成系统扩频码集;在同相支路上利用扩频码的码极性调制进行传输,同时在正交支路利用扩频码码相位调制,实现M元扩频.该算法利用2种扩频方式的自身特点可快速准确地获取载波相位信息,具有不需要额外提供同步资源的优势.仿真结果表明,该算法可有效提高系统资源的利用率. 相似文献
4.
基于改进蚁群算法的配电网优化规划 总被引:5,自引:0,他引:5
提出了一种基于改进蚁群算法的配电网优化规划算法.对于给定的配电网模型,该算法根据各配电网站点建立初始信息素矩阵,然后利用蚁群算法所特有的路径寻优功能来搜索配电网布局路径,并结合改进信息素刷新的方式和在蚁群搜索过程中引入曼哈顿距离以及弹性伸缩调节因子,使蚁群以较快的速度找到当前布局上的最优路径.通过具体的算例表明,该算法比一般蚁群优化规划算法具有更高的计算效率和优秀的全局搜索能力,同时有效地克服了在求解配电网规划问题时蚁群在局部最优解上的巡回而存在的效率不高以及未成熟收敛等现象. 相似文献
5.
提出了在蓝牙2.0+EDR新规范中加入采用BCH编码的数据分组,以有效地提高蓝牙的数据传输速率以及抗干扰能力;根据蓝牙标准协议对数据包的定义推导出了新增数据分组的分组特性;分析了在AWGN信道下原有的DH分组和新采用BCH编码数据分组的数据重传概率与平均接收信噪比的关系,并且计算出了各个数据分组在不同信噪比的情况下数据传输吞吐量。仿真结果表面,在蓝牙2.0+EDR新规范中采用BCH编码方式,明显地改善了数据传输的抗干扰能力、有效地提高了在AWGN信道下的数据传输吞吐量。 相似文献
6.
通过实验在室温下同时测量纳米MOSFET器件样品漏源电流和栅电流的低频噪声, 发现一些样品器件中漏源电流不存在明显的RTS噪声, 而栅电流存在显著的RTS噪声, 而且该栅电流RTS噪声俘获时间随栅压增大而增大, 发射时间随栅压增大而减小的特点, 复合陷阱为库伦吸引型陷阱的特点. 根据栅电流RTS噪声的时常数随栅压及漏压的变化关系, 提取了吸引型氧化层陷阱的深度、在沟道中的横向位置和陷阱能级等信息. 相似文献
7.
针对高介电常数(k)栅堆栈金属氧化物场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)实际结构,建立了入射电子与界面缺陷共振高k栅栈结构共振隧穿模型.通过薛定谔方程和泊松方程求SiO2和高k界面束缚态波函数,利用横向共振法到共振本征态,采用量子力转移矩阵法求共振隧穿系数,模拟到栅隧穿电流密度与文献中实验结果一致.讨论了高k栅几种介质材料和栅电极材料及其界面层(IL)厚度、高k层(HK)厚度对共振隧穿系数影响.结果表明,随着HfO2和Al2O3厚度减小,栅栈结构共振隧穿系数减小,共振峰减少.随着La2O3厚度减小,共振峰减少,共振隧穿系数却增大.随着SiO2厚度增大,HfO2,Al2O3和La2O3基栅栈结构共振隧穿系数都减小,共振峰都减少.TiN栅电极HfO2,Al2O3和La2O3基栅栈比相应多晶硅栅电极栅栈结构共振隧穿系数小很多,共振峰少. 相似文献
8.
通过实验研究阶段全面描述金属互连电迁移过程的参量集合,发现了电阻和金属薄膜电阻的低频涨落在金融互连电迁移演化过程中的变化规律,实验结果表明,将电阻与金属薄膜电阻的低频涨落点功率谱幅值及频率指数3个指示参数相结合,可以明确指示和区分电迁移过程中材料的空位扩散,空洞成核和空洞长大3个微观结构变化的阶段,上述3个参量作为一个集合才能够全面表征金属薄膜电迁移退化的过程,在此基础上可望发展新的超大规模集成电路(VLSI)电迁移可靠性评估技术。 相似文献
9.
针对小功率双极晶体管进行的存寿命试验和噪声测试结果表明,该器材在储存条件耻的主要失效模式是电流放大数β的退化。β随时间的减少量与其初始1/f噪声电流具有强相关性,近似呈对数正比关系,由此提出了利用1/f噪声测量对双极晶体管储存寿命进行快速无损评价的新方法。 相似文献
10.
为了提高片上网络中最优化计算的动态规划电路的速度和精确度,提出了一种CMOS电流模式的winner-take-all/loser-take-all(WTA/LTA)电路.该电路设计了一个可再生结构放大输入电流的差距并加速比较,从而提高了电流比较的解析度和速度;使用了输出选择的方式来减小电流镜引起的失配误差,从而改善了输出电流的精确度.采用TSMC 180 nm工艺技术和1.3V工作电压的仿真实验表明,所提出的WTA/LTA电路可以达到1nA的解析度和99.5%的精确度,同时具有高速、低功耗特性.使用该电路作为基本计算单元的八节点动态规划电路,在相同仿真条件下与未改进的动态规划电路相比,计算延迟减小约60%,同时精确度提高约80%. 相似文献