人权全球化的进程及动因分析

随着世界全球化的进程加剧,人权亦走向全球化并且成为当代国际社会的主要现象之一,人权全球化给世界各国造成广泛而深远的影响。本文旨在论述在这一趋势的形成过程及其动因。     

基于小波包变换和BP神经网络的DSSS系统干扰抑制算法

 提出功率分布优势小波包变换(PDP-WPT)和扩展BP神经网络(EBPNN),并基于两者提出针对直扩系统(DSSS)的变换域信息信号提取(TISI)干扰抑制算法。首先采用PDP-WPT高效跟踪直扩系统中的敌意干扰,提高算法收敛速度;然后通过EBPNN对变换系数进行信息信号的自适应识别达到干扰抑制的目的,具有复杂度低、鲁棒性好的特点。理论分析得到采用TISI后的扰信比(ISR)抑制量、信噪比(SNR)损失量和误码率(BER)的数学表达式。仿真结果表明：在相同干扰信号的情况下,与两种传统算法相比较,本算法的扰信比抑制量分别提高了43.8%和20.8%,信噪比损失量分别降低了62.5%和34.8%。     

H型栅/源漏非对称结构CMOS在 PDSOI标准单元建库中的应用

基于0.35 μm SOI工艺平台,进行PDSOI CMOS标准单元建库技术研究.讨论选用H型栅和源漏非对称结构CMOS建立PDSOI标准单元的优点,根据0.35 μm SOI CMOS工艺设计规则进行标准单元库设计,并设计了标准单元测试芯片.     

一种面向包含式缓存的共享末级缓存管理策略

针对传统LRU替换策略无法感知包含式缓存时间局部性的问题,提出一种适用于包含式缓存的共享末级缓存(SLLC)管理策略. 通过提前将无用数据存储于一个开销较小的旁路缓存,可以避免其与复用频率较高数据对SLLC的资源竞争,同时维护了包含属性. 为进一步寻找复用性最低的数据作为替换对象,构建一种局部性检测电路,有助于将此类数据尽早驱逐出SLLC,文中提出一种统一的管理算法,受益于两种预测器的相互校准,从而达到无用块旁路和低重用块替换的目的. 实验结果表明,所提策略将SLLC缺失率平均降低21.67%,预测精度提升至72%,而硬件开销不到SLLC的1%.      

空间辐射效应防护的标准单元库设计与实现

为提高空间环境下电子设备的可靠性,提升抗辐射加固SOI(Silicon on Insulator)集成电路的设计效率,通过构建完整的建库流程,自主设计开发了基于33 V 035 μm PD（Partly） SOI CMOS(Complementary Metal-Semiconductor)工艺平台,并面向Synopsys电子设计自动化软件的抗辐射加固标准单元库。标准单元采用H型栅及源漏非对称注入结构,以提高抗辐射性能,最后对该单元库进行了电子设计自动化工具流程验证和测试验证。实验结果表明,检错纠错验证电路功能符合设计要求,抗总剂量水平大于300 krad (Si)。     

复用存储控制接口的高性能SoC测试结构

为缩短SoC的测试时间并减少测试硬件开销,提出一种高性能SoC测试结构. 通过重用存储控制逻辑作为测试接口,可以消除传统双向测试总线寄生的时间间隙,同时建立的流水化测试时序,避免了测试通道中引入的关键路径;针对功能和结构双重测试需求,复用片上总线系统作为测试访问机制结构并对其进行无损式改造,减少了测试访问的等待时长;同时构建的一种不依赖于目标核的测试环,维持了测试通道与扫描链之间的带宽平衡. 实验结果表明,引入的测试结构使得测试时间缩短68%,面积开销下降36.1%,同时有效降低了对原始芯片性能的影响.      

一款抗单粒子瞬态加固的偏置电路

通过增加一个NMOP、PMOS和一个电阻组成的单粒子瞬态抑制电路,设计了一种新的抗单粒子瞬态加固的偏置电路,该偏置电路具有较高抗单粒子瞬态能力.为了证实其抗单粒子能力,基于SIMC 130 nm CMOS工艺设计了传统的及提出的抗单粒子瞬态两种结构的偏置电路.仿真结果表明,对于提出的加固偏置电路,由单粒子引起的瞬态电压和电流的变化幅值分别减小了约80.6%和81.2%;同时增加的单粒子瞬态抑制电路在正常工作状态下不消耗额外功耗,且所占用的芯片面积小,也没有引入额外的单粒子敏感结点.