并行测试中死锁避免的设计与仿真

设计了一个双通道运算放大器芯片SD358D的并行测试仿真实例。实例中应用USB数据采集卡和HPVEE软件组成的虚拟仪器对两路放大器的三个指标进行并行测试。由于两个测试任务共享仪器资源,容易发生死锁。为了解决并行测试中的死锁问题,首先为并行测试建立Petri网模型,模型中的变迁发射序列与系统任务调度路径一一对应,利用遗传算法搜索模型中无死锁的序列,然后控制系统按照这些无死锁的路径调度测试任务,就可以有效避免死锁的发生。最后通过实验结果,验证了该方法的正确性。     

数字电路中逻辑分析仪实验系统的设计

介绍了数字电路课程中逻辑分析仪实验系统的开发与设计,讨论了外置式逻辑分析仪的硬件设计和软件设计思路,其中数据采集模块和触发控制电路是设计的重点。学生通过设置逻辑分析仪的时钟、采样方式、存储深度、测试通道和触发方式等参数,就可以捕获需要测试的数字信号。被测信号以图形的形式显示,便于分析。该实验系统采集精度高,操作方便,形象直观。