排序方式: 共有44条查询结果,搜索用时 0 毫秒
1.
本文介绍了一种低功耗的无片外电容快速响应的低压差线性稳压器(LDO),用于数字电路供电.该LDO采用电流型跨导运算放大器,克服了传统运算放大器摆率和静态电流之间的矛盾.提出了一种瞬态增强电路,既可以动态地调整误差放大器偏置,同时也能够直接对调整管栅极电压进行调节,增强了负载瞬态响应性能.该LDO基于28nm CMOS工艺,面积为55×42μm2.输入1.1V,压差约为100mV,最大负载电流50mA.静态电流为5μA,在负载电流变化率为49.9mA/μs的情况下,恢复时间为2.5μs,过冲电压和下冲电压均小于100mV. 相似文献
2.
设计了一个用于6.2~9.4 GHz超宽带中国国家标准的接收机射频前端.通过采用共栅输入、电容交叉耦合的低噪声放大器和正交跨导级合并的折叠型混频器,实现了对UWB小信号的放大和下变频.设计方案采用TSMC 0.13μm 1P8M RF CMOS工艺流片验证并进行测试.测试结果表明,输入匹配在6.2~9.4 GHz频段内... 相似文献
3.
提出了一种适用于14bit 200MHz数模转换器的数字校准电路模块.在非校准状态,该模块仅仅将输入数据进行相应的编码转换,在校准状态时,该模块不仅对输入信号流进行编码转换,还提供额外的校准控制信号,用来控制DAC中模拟电路进行校准.该模块采用SMIC CMOS 0.18μm 1P6M工艺,电源电压为1.8V.最终芯片测试结果表明,在200MHz工作频率下,该模块能够将数模转换器的SFDR最大提高27dB. 相似文献
4.
设计了一种应用于双载波正交频分复用(DC-OFDM)无线通信系统的高速、低功耗快速傅里叶变换(FFT)处理器.为降低传统并行架构带来的硬件实现开销,提出了一种新型的结合FFT分解的多路并行架构,有效减少了实现所需的乘法器和加法器数目,在提高处理器数据吞吐率的同时,进行了芯片面积的优化.另外,采用提出的处理单元实现不同的基运算,并对基-2、基-22、基-23、基-24不同架构下的定点FFT运算所需的硬件开销进行定量分析,以选择最优的基结构.最后,介绍了旋转因子乘法器的设计.设计实现的128点FFT处理器采用SMIC 0.13μm CMOS工艺,芯片面积为1.44 mm2,最大数据吞吐率达到1GS/s,在典型工作频率500MS/s下的功耗为39.5mW.与现有其他128点FFT处理器相比,减小了面积,节约了功耗. 相似文献
5.
在分析传统每级1.5位流水线模数转换器的基础上,提出了一种改进结构,该结构完全解决了传统结构因为最后一级的量化电平失调造成的非单调性问题,仿真结果表明改进后的10比特模数转换器在实际情况下的有效位数(ENOB)最大约有0.83bit的提高,且电路的功耗和面积增加量相对较小. 相似文献
6.
1.8 V千兆以太网收发器低抖动时钟电路 总被引:2,自引:1,他引:1
采用新型的高速鉴频鉴相器(TSPC)、典型的抗抖动的电荷泵和对称负载差分延迟单元,设计了0.18 μm标准CMOS工艺、1.8 V工作电压的锁相环,经过系统稳定性验证和spice仿真,125 MHz的最大时钟输出在(75℃@TT)情况下,具有±3σ=70 ps左右的long-term低抖动.同时,在3种不同工艺下施加0.1 Vpeak-peak正弦电源噪声时,对电路的工作情况进行了仿真,均能很好满足电路设计的要求(对于1000 Base-T,Δt=8 ns/16=500 ps,根据时钟恢复算法的仿真,较严格peak-peak抖动要求约为(2%~3%)×baud=160~240 ps). 相似文献
7.
设计了一个高频低功耗的注入锁定二分频器.该分频器通过将输入信号注入到LC振荡器的二次谐波点来实现注入锁定并对输入信号二分频.电路采用TSMC 0.18μm RF-CMOS工艺设计,分频器可以将幅度为300 mV的输入信号在8.6~11.2 GHz频率范围内进行二分频.在1.2 V的电源电压下,分频器核心电路的功耗为1.3 mW.该分频器可以被用于光电收发机以及其他高频低功耗系统. 相似文献
8.
介绍了一种应用于高速高精度流水线模数转换器的数字后台校准技术.该技术基于2.5位/级的开关电容式MDAC结构,在前2级MDAC引入用于携带误差信息的随机序列,利用信号相关理论在数字域中通过累加、平均的方法提取出这些误差信息,并在最终的数字输出端补偿.该技术能够有效地减少由于电容失配和增益有限性等非理想因素的影响,提高系统的性能;同时它具有算法简单、应用灵活、不中断正常输出、工作频率高等特点.经过FPGA验证,校准后有效位数从8.5 bit提高到13.7 bit,无杂散动态范围从52.7 dB提高到108.4 dB. 相似文献
9.
宽带ADC低抖动时钟驱动电路的分析与设计 总被引:1,自引:0,他引:1
提出采用小信号模型对时钟驱动电路中由热噪声引起的时钟抖动进行分析,并提出采用多级准无穷负载差分放大器结构以有效地实现低抖动.通过Cadence Spectre RF的瞬态噪声仿真,可以得到时钟抖动值,在输入频率变化时将仿真结果与手工推导的结果相比较,推导的公式能较好地预测时钟驱动电路的时钟抖动.设计的时钟驱动电路达到了输入频率100 MHz、幅度为480 mV下时钟抖动仅为193 fs,可以应用于高性能模数转换器. 相似文献
10.