基于闭环加速度检测系统的MEMS加速度传感器模型

本文针对体硅梳齿结构的电容式加速度传感器进行建模,考虑到了极板间静电力影响,对闭环反馈式加速度检测系统的设计及调节提供了可能及便利;基于VerilogA对该模型进行描述,使其能够和主流的IC电路设计工具进行兼容,对于系统功能搭建及性能的调节具有直接性,便利性。根据仿真结果表明,该模型如实反映了MEMS电容式加速度计的工作状态,尤其对闭环加速度计检测系统的设计提供有效的帮助。     

一种应用于智能卡的真随机数产生器的研究与设计

本文论述了一种应用于智能卡上的片上真随机数产生器。此真随机数产生器包含两个完全相同的振荡器,用其中一个振荡器对另外一个进行采样,利用振荡器采样过程中抖动导致的不确定性来产生随机源。针对非接触智能卡的特殊要求,电路设计中采用了低功耗和抗电源扰动设计。测试结果表明:真随机数产生器在速率达到1MS/s的情况下,通过了所有的真随机数标准统计NIST测试。该真随机数产生器采用SMIC 0.18μm CMOS 2P4M工艺实现,在1.8V标准供电下的功耗是0.028mW,芯片的面积为0.003mm2。