可定制Tcore处理器指令调度设计

基于传输触发体系结构可定制Tcore处理器具有理想的性能/价格比.但由于大量数据传输细节在体系结构一级可见导致了过低的编译效率.为此,提出了一种基于MACHSUIF中间格式的可重定目标编译器架构,将表调度与关键路径算法相结合以实现高效指令调度,从而大幅度提高编译质量.此外,通过基于操作的调度方法解决指令调度过程中功能单元的死锁问题.通过在4个DSP应用上进行测试,指令级并行度比传统的MoveFramework提高40%左右.     

面向3D图形处理器快速分层的深度预测试方法

提出了一种快速分层的深度预测试方法.通过结合Z_max和Z_min算法,从像素块和像素点两个单位层次,快速地预剔除了无需绘制的像素点,避免了诸如深度值、颜色值和纹理值的读写等针对像素点的绘制操作,降低了渲染场景所需的时间.合理的共享像素块缓存(TileZcache)的设计,有效地提高了命中率,进一步减少了预测试的时间.同时提出的动态更新像素块的方法,以更小的硬件代价,提高了深度预测试的效率.仿真结果表明,对于随机测试的绘制场景,这种快速分层的深度预测试方法,使得每帧绘制时间减少了12.5%~25.6%,访存的带宽节省与每个像素点的存储面积比最大增加了43.8%,适用于嵌入式3D的渲染引擎中.