利用FPGA PLL实现电火花加工放电状态检测系统时钟提高的方法研究

本文设计在原有设计输入时钟的基础之上,充分利用EP1C3T144C8FPGA芯片的锁相环PLL提高了微细电火花加工系统状态检测模块中各个脉冲状态计数器的输入时钟频率,使得FPGA系统能够有效利用放电击穿延时法进行间隙放电状态判断,为加工系统电极控制部分提供了可靠的保证。