排序方式: 共有12条查询结果,搜索用时 15 毫秒
1.
采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使∑ Δ调制器的性能得到优化 .给出了一个具体的内插式∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该∑ Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式∑ Δ调制器的参数设计 相似文献
2.
采样-保持电路中的一种增益误差自校正方法 总被引:3,自引:0,他引:3
提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路.该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成,通过对第一级采样一保持电路的增益进行校正,使它的增益误差达到12bit转换精度的要求。仿真结果表明,整个流水线ADC的有效量化位数从原来的9.95bit提高到11bit。 相似文献
3.
设计了一种支持逻辑电路辅助计算的相变存储系统,将计算密集型任务卸载至基于逻辑电路的相变存储器(PCM)中,以解决由于大量数据迁移而造成的传输瓶颈问题;同时,利用逻辑电路的并行执行能力来实现对数据的高效处理,并利用PCM的独特优势来提高系统的整体性能.结果表明,所提出的相变存储系统比传统的数据处理方式的性能更佳. 相似文献
4.
提出一种新的基于扫描线算法的IC版图几何设计规则检查方法.根据各类设计规则检查(DRC)命令对运算边对的要求及检查值,选择保留适当的旧扫描线及其部分矢量,建立相应的数据结构和检索策略,实现在一次扫描中同时完成x、y方向的检查,冗余工作大大减少.采用的算法和数据结构适宜于将数据分段处理,便于使用内、外存数据交换方式,以降低对内存的要求,适宜于检查VLSI版图. 相似文献
5.
通过对相变存储器中的读出电路进行改进,以提升存储器的读出速度;通过降低读出电路中灵敏放大器输出端电压摆幅,使得输出端电压提早到达交点,显著减小了读出时间;同时,基于中芯国际集成电路制造有限公司(SMIC)40 nm的互补金属氧化物半导体(CMOS)芯片制造工艺,利用8 Mb相变存储器芯片对改进的新型高速读出电路进行验证,并对新型电路的数据读出正确性进行仿真分析.结果表明:在读Set态相变电阻(执行Set操作后的低电阻)时,新型电路与传统读出电路的读出时间均小于1 ns;在读Reset态相变电阻(执行Reset操作后的高电阻)时,新型电路相比传统读出电路的读出速度提高了35.0%以上.同时,采用蒙特卡洛仿真方法所得Reset态相变电阻的读出结果表明:在最坏的情况下,相比传统读出电路的读出时间(111 ns),新型电路的读出时间仅为58 ns;新型电路在最低Reset态相变电阻(R_(GST)=500 kΩ)时的读出正确率仍可达98.8%. 相似文献
6.
三维相变存储芯片1S1R存储单元由双向阈值选通管(OTS)和相变存储器件(PCM)串联组成.为了解决现有OTS和PCM电路仿真模型不能准确模拟器件电学特性和物理特性、不适用于限制型PCM等问题,提出了一种采用Verilog-A语言实现的1S1R电路仿真模型.该模型实现了对OTS电学特性和PCM相变过程中电流、温度、熔融比例、晶态比例和非晶比例变化的模拟,具有良好的收敛性和较快的仿真速度,仿真结果与器件实际测试结果吻合.与传统模型相比,该模型针对限制型PCM特点,实现了对PCM熔融过程、晶态非线性、熔融电阻率稳定和OTS亚阈值非线性、双向选通特性的模拟和集成.分析了OTS亚阈值非线性参数和读电压窗口的关系,发现当OTS阈值电流约等于PCM阈值电流时读窗口最大;展示了1S1R单元直流和阵列瞬态仿真结果,为三维相变存储器的电路设计和仿真提供了基础. 相似文献
7.
本文提出了一个分布式环境中大型时序电路的故障模拟器.使用了一种新的方法来划分电路或故障,并在SUN工作站网络实现.测试了大部分的ISCASBenchmark电路,结果是令人满意的. 相似文献
8.
分析了传统升压式DC-DC转换器在全负载范围内实现高电源转换效率的局限性,在此基础上,提出了一种轻载检测和自适应变频机制.该技术无需额外的芯片管脚和器件,即能使转换器在电感电流断续模式下精确检测出负载状况.将所设计的升压式DC-DC转换器在CZ6H0.35μm标准CMOS工艺条件下进行仿真.结果表明,当负载电流发生变化时,转换器能够根据负载检测值的大小自适应地进行跳频变换.在负载电流为1mA的条件下,电源转换效率达到82%.系统环路能够在全负载范围内保持良好的稳定性,当负载电流以1.5μA/20μs跳变时,最大下冲和上冲电压分别为300和200mV,恢复时间分别只需80和60μs,版图面积约为1.26mm2. 相似文献
9.
采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使 ∑ Δ调制器的性能得到优化 .给出了一个具体的内插式 ∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该 ∑Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式 ∑ Δ调制器的参数设计 . 相似文献
10.
针对层次式设计的集成电路版图,提出一种分级式的版图设计规则检查算法,通过提取和使用平时图形抽象,结合浮出重叠区覆盖下的子单元图形的方法,确定了各单元在任意布局下的设计规则检查运算2图形集,可以处理各种重叠情况。分级式DRC分别对每个单元的DRC图形集作一次检查,与打散式相比,大大减少了处理重复单元多的大规模,超大规模集成电路版图的工作量,从而缩短了检查时间,降低了内存需求,且更便于设计修改错误。 相似文献