考虑NBTI空穴俘获释放机制的组合逻辑门延迟预测

随着集成电路工艺尺寸下降到纳米级,负偏置温度不稳定性(NBTI)成为影响电路可靠性的首要老化效应.精确的老化预测模型是节省防护开销的重要前提.针对已有反应扩散机制下阈值电压变化预测模型存在的预测偏差问题,本文分析了NBTI空穴俘获释放机制下阈值电压变化模型,提出了新的组合逻辑门传输延迟预测模型(TDDP),达到了更精确预测数字电路老化的目的,为老化防护提供了更优的参考模型.实验结果表明,针对设置时序余量的老化防护方法,在保证10年等值生命周期可靠性的前提下,参考TDDP模型比参考已有的RD延迟模型减少平均17.8%的时序余量开销.     

基于重计算的深度学习加速器容错设计

2D计算阵列由于高并行性且通信简单，在深度学习加速器(deep learning accelerator, DLA)中经常负责处理卷积的大量计算，若出现硬件故障，则会导致计算错误，从而造成预测精度大幅下降。为了修复2D计算阵列中的故障，文章提出一种用于容错DLA的重计算结构(recomputing architecture, RCA),与传统的在阵列中添加冗余的即时故障修复策略不同，它具有一组基于冗余的重计算单元(recomputing unit, RCU),可以在稍后的周期中一对一地进行故障单元的重新计算。实验结果表明，与之前的容错方案相比，该文提出的方法显示出更高的故障修复能力和可扩展性，并且芯片面积占用更少。