基于硬件实现的高效率视频编码整像素运动估计算法优化

视频编码过程中帧间运动估计是计算量最大的部分，并由于PU的AMVP和IME过程存在参考关系，因此怎样提高AMVP与IME过程硬件工作效率是一件具有挑战性的任务。为了能够减少运动估计模块的周期数，提高硬件工作效率，本文从硬件实现的角度出发，对小菱形搜索算法进行优化，调整了PU和CU的处理顺序，同时在一块PU两次迭代搜索过程中插入下一块PU的处理，避免因为迭代判断导致的搜索过程停滞。另外在PU的处理方式上，对小块PU采取并行计算的方式，能够进一步提高处理速度。本文首先用Matlab实现搜索算法，使用Verilog语言描述硬件电路，两个版本在数据上使用相同的激励文件，对比各模块中间值来进行功能验证。通过对多组序列的测试，本文硬件电路对一个64x64CTU进行AMVP和IME处理需要平均消耗5800clk，在QuartusII平台上选中Arria10AX115N3F40E2SG型号的开发板，主频能够达到186Mhz，整像素运动估计模块综合性能能够达到1080p@61fps。