基于Verilog-HDL的逻辑分析卡中双向端口的设计

介绍了自行设计逻辑分析卡的系统构成,给出各个功能模块的逻辑框图。然后,从应用的角度简单介绍了ISSI公司的静态RAM芯片IS61LV256,并阐明了将其作为逻辑分析卡外部RAM的使用方法,设计了该RAM与CPLD的硬件接口。应用Verilog-HDL语言对双向(inout)端口所进行了描述,在此基础上以一个简化了的双向(inout)端口模块为例,设计了对该双向(in-out)端口的仿真方法,并给出了仿真结果。最后给出一种简易的硬件测试方法对双向(inout)端口进行测试,证明了该设计以及对其的仿真的正确性。     

测振台用电荷放大器YE5850的关键参数的分析

振动台测振系统可以应用于测量传感器振动状态、标定加速度传感器等方面,在该系统中,电荷放大器是很关键的设备。笔者先就测振台系统的工作原理进行说明,介绍电荷放大器YE5850在该系统中的作用,说明其面板控制参数。然后通过对通用电荷放大器工作原理的分析,对比讨论YE5850关键参数的功能及实现手段。