排序方式: 共有7条查询结果,搜索用时 171 毫秒
1
1.
Verilog RTL模型 总被引:1,自引:1,他引:1
沈理 《同济大学学报(自然科学版)》2002,30(10):1194-1198
VLSI集成电路芯片测试技术正在向高层次测试推进,针对Verilog硬件描述语言,提出了一种在寄存器传输级(register transfer level,RTL)上的电路模型VRM,该模型着重于实际应用,可输出文本格式文件,便于开发实用的RTL级故障模拟和RTL级测试生成等软件。基于该模型。还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性。 相似文献
2.
在高层次测试生成中,为了更好地利用高层次电路的结构信息,以Verilog硬件描述语言描述的电路为研究对象,提出寄存器传输级(RTL)集成电路的静态时离深度和动态时序深度概念,从静态,动态两方面出发度量语句的执行效果和程序运行的时离关系,并结合实例分析了二者在高层次测试生成中的应用,高层次行为信息的提取也将为高层次设计和验证提供方便。 相似文献
3.
一种模糊神经系统的修正学习算法 总被引:1,自引:0,他引:1
本文在深入分析模糊神经系统的基本结构和学习算法的基础上,指出基于梯度下降的学习算法的不足,并提出一种模糊神经系统的修正学习算法。分析表明,该算法具有能够确保模糊语义和模糊空间一致划分的优点。 相似文献
4.
无锡高职院校的专业设置分析与对策研究 总被引:1,自引:0,他引:1
沈理 《无锡职业技术学院学报》2011,10(6):19-22
高等职业教育专业设置应服务于区域,才能服务于区域人民、经济建设和企业需求。从无锡高职院校专业设置的现状分析,存在与区域经济社会发展不相适应的矛盾,应采取切实可行的对策使高职专业设置服务于区域经济社会建设。 相似文献
5.
在函数式语言中引入约束类型和优化规则定义机制,并将扩展的函数式语言与代数规约说明语言相结合,支持从规约到程序的设计,并提高编程的效率及灵活性,混合语言系统将代数规约转换为合流的重写系统,将函数定义,计算约束和优化规则视重为规则,基于重写模型,以平行最外方法辅以必要归约进行计算。 相似文献
6.
7.
在函数式语言中引入约束类型和优化规则定义机制,并将扩展的函数式语言与代数规约说明语言相结合,支持从规约到程序的设计,并提高编程的效率及灵活性.混合语言系统将代数规约转换为合流的重写系统,将函数定义、计算约束和优化规则视为重写规则,基于重写模型,以平行最外方法辅以必要归约进行计算. 相似文献
1