基于动静态混合算法的仲裁器模块设计

总线仲裁器模块广泛地应用于控制类芯片的各个领域。本文在讨论动静态混合算法的基础上 ,详细地介绍了该算法在控制类芯片设计中的设计方法与技巧 ,并给出了 VerilogHDL 源程序。动静态混合算法不仅在总线仲裁器模块设计中具有指导意义 ,而且在其它控制类芯片中也具有很好的参考价值。