一种逻辑电路图的布局算法

本文简述了从硬件描述语言到自动生成逻辑电路图的方法和步骤。在提出了与文献所不同的数学模型的基础上,设计了一种新的自动布局算法。该算法的时间复杂性在一般情况下远小于O(p·n~2)(p为元件列数,n为所有列中最大元件数),并且使连线总长及交叉点个数同时得到改善。本文的结果已在同期研制的逻辑/电路图编辑与自动生成系统中得到应用。