数字图像保密系统的嵌入式设计与FPGA验证

为避免纯软件方式实现数字图像保密系统安全性弱的缺陷,介绍了一种基于嵌入式设备的软硬件协同设计方案。首先设计并分析了一个基于Logistic映射和Lorenz系统的图像加密算法,然后给出了一种基于ARM 7主控制器和USB设备接口的嵌入式设计方案,最后给出了该设计的具体实现,并对实现进行了FPGA验证。实验结果表明,该设计的加解密数据处理速度在USB1.1全速模式下可达8.5 Mbps,并且保持较高的密钥敏感性,以及较平均的像素值分布,提供的嵌入式设计方案满足数字图像保密系统的应用需求,对其他保密系统的安全性设计也具有一定的参考价值。