构造速率兼容多元LDPC码的扩展方法

该文基于改进的扩展方法构造了一类速率兼容多元低密度校验(LDPC)码,其中低码率码的校验符号不仅与高码率码的码字有关,还与中间码率码的校验符号有关。构造过程涉及了掩模矩阵和基矩阵的优化设计、多元域元素的随机替换等具体步骤。该文还采用代数方法设计码的校验矩阵,进而降低了设计复杂度。所构造的码不仅具有速率兼容特性,还具有易于编译码器硬件实现的准循环结构。仿真结果表明:该码在较大的码率范围内都能够获得较好的瀑布区和平层区性能。