基于FPGA数字系统设计的速度优化方法研究

讨论了基于FPGA进行数字系统设计过程中的速度优化方法.研究了流水线法、降低时滞法和关键路径优化法,对具体实例进行了VHDL编程并比较优化前后的RTL电路结构.结果表明,上述方法均可以有效提高数字系统的速度.     

基于FPGA数字系统设计的面积优化方法研究

讨论了基于FPGA进行数字系统设计过程中的面积优化方法.运用改进算法、优化VHDL语言编码、使用宏模块3种方法进行了面积优化,通过VHDL编程实例比较了优化前后的面积改善情况,并给出了相应的综合结果.结果表明,上述方法均可以有效减小数字系统的面积.