基于现场可编程门阵列的矩阵求逆算法设计

针对自适应抗干扰算法在更新最优权值时存在时间延迟问题,提出了一种基于Cholesky分解的矩阵求逆算法实现架构。该实现架构主要包括协方差矩阵计算模块、Cholesky分解模块、计算下三角矩阵的逆矩阵模块、三角矩阵相乘和权值计算模块。本设计可完成在最短权值更新时间的前提下,对高阶采样矩阵进行求逆运算。仿真结果表明,在FPGA的硬件平台上,一次权值的更新时间只需要1.2 ms。本设计为自适应抗干扰快速求解权值提供了一种切实可行的解决方案,对存在类似需求的权值求解系统具有一定的参考价值。     

加权相位差分测频算法及其工程应用

相位差分算法是正弦频率估计中的一种重要方法。首先详细介绍了加权相位差分测频算法的原理,应用仿真方法分析了不同数据长度、不同信噪比情况下的测频性能,并与其他工程常用的测频算法进行了比较,然后对该算法在工程应用中的改进方法和降低信噪比检测阈值的方法进行了论述,最后给出了基于FPGA的工程实现框图。     

基于FPGA的通用卷积层IP核设计

针对目前卷积神经网络在小型化、并行化过程中遇到的计算速度不够、可移植性差的问题,根据卷积神经网络和FPGA器件的特点,提出了一种利用VHDL语言参数化高速通用卷积层IP核的设计方法。利用卷积层的计算方式,将卷积核心设计为全并行化、流水线的计算模块,通过在卷积核心的每一行连接FIFO的方式改善数据流入的方式,减少地址跳转的操作,并加入控制核心使其可以随图像和卷积窗口大小调整卷积层参数,生成不同的卷积层,最后将卷积层与AXIS协议结合并封装成IP核。结果表明,在50 MHz的工作频率下,使用2×2大小的卷积核对100×100的图像进行卷积计算,各项资源利用率不超过1%,耗时204μs,计算速度理论上可以达到最高5 MF/s。因此,设计方案在增加卷积模块可移植性的同时又保证了计算速度,为卷积神经网络在小型化器件上的实现提供了一种可行的方法。