排序方式： 共有13条查询结果，搜索用时 15 毫秒
1.
提出了一种改进的用于片上集成的USB2.0控制器的数据通道结构,运行时将有限的数据缓冲资源动态分配和实时回收,在增加少量RAM的前提下,显著改善了数据通道的吞吐量.该设计成功地应用于家庭网关SoC平台中,测试结果表明,该结构与具有同样大小缓冲区的现有数据通道相比,吞吐量平均提高63%,对RAM资源的利用率平均达到95%以上. 相似文献
2.
研究了椭圆曲线运算的方法及椭圆曲线密码系统协处理器VLSI实现问题。基于一种新的投影坐标系,给出了求解椭圆曲线点乘运算的点加与倍点算法,提出了一种新的优化存储单元调度方案。根据研究的算法,得到了一种新型的协处理器VLSI结构。仿真结果表明,在50MHz时钟下,点乘运算速度为平均155次/秒。 相似文献
3.
提出了一种启发式极性决策的可满足性问题（SAT）新算法.该算法继承了当前SAT解决器的许多策略：快速BCP、子句记录、重启动搜索等.同时,该算法通过预先根据Karnaugh图的覆盖分布计算变量极性,将其加入到DPLL的决策过程中,大大降低了搜索过程中的冲突次数.实验表明采用该算法的解决器——DiffSat,能够解决许多目前最有效的解决器Zchaff和MiniSat所不能解决的实例.尤其是对于Bart基准系列中的每个实例,DiffSat都能够在0.03s内解决,而Zchaff和MiniSat在给定的900s内不能够解决大部分实例.而且,DiffSat解决器在某些实例上的特性远远优于具有代表性的基于不完全随机算法的解决器DLM. 相似文献
4.
虽然同构型是异构型的特例,但若用异构型代替同构型,必然引起效率的降低。根据设计异构型分布式数据库系统LSZ的经验,LSZ2被设计成既重点考虑同构型环境,又考虑(可扩充到)异构型环境。本文介绍这个系统的设计思想和实现问题,以及充分利用硬件资源开发DDB系统的并行性。此外,依据我们的实现体会,讨论异构型和同构型的差别,构成DDBS的不同方法及其优缺点。 相似文献
5.
本文就Σ─△模数转换器（ＡＤＣ）在视频应用时遇到的问题以及应采用的结构作了讨论，并根据理论分析及计算机模拟的结果，发现当过采样率下降到８或４时，二级级联多位Σ─△ＡＤＣ仍然具有满意的转换精度。 相似文献
6.
介绍了一种基于USB2.0协议,选用Wishbone总线接口的主机端控制器IP核的设计与实现.该设计以EHCI作为软硬件接口划分,支持高速(480 Mb/s)的数据传输,实现了DMA的自主控制、事务的动态调度以及数据跨时钟域的合理开销,达到减少SoC平台处理器的I/O负荷、提高传输效率与系统性能的设计目标;USBIP核的设计与系统软件开发同步进行,有效地验证了硬件功能,最终经FPGA平台与ASIC实现测试达到协议标准,可作为一个通用IP核系统集成. 相似文献
7.
一种针对嵌入式处理器的动态调度控制器设计 总被引：1，自引：0，他引：1
针对嵌入式处理器数据相关问题,设计了一种动态调度控制器.与传统的停流水线控制器相比,只增加一个单指令缓冲器及一些判断逻辑,能有效降低数据相关造成的影响.在FFT及FIR实验中,流水线冲突分别减少75%和62.5%,处理器面积仅增加8.2%. 相似文献
8.
OFDM系统中Viterbi译码器的设计及FPGA验证 总被引：1，自引：0，他引：1
在对Viterbi译码算法进行Matlab软件仿真的基础上,综合考虑硬件开销以及电力线OFDM传输系统中FEC解码的具体要求,确定了Viterbi译码器的各个设计参数．为了提高译码性能和译码速度,提出了一种改进的回溯算法．整个设计用Verilog语言编写,采用FPGA技术,通过系统联调,验证了设计的合理性与可靠性． 相似文献
9.
提出了一种扩大时间放大器线性范围的技术.采用这种方法的时间放大器可同时应用于较大尺寸和较小尺寸的工艺下时间数字转换器以及全数字锁相环的设计.时间放大器采用2个传统的基于SR-latch的时间放大器,通过调整逻辑和参数组合而成,以达到在时间放大器比较小的输入输出延迟的条件下实现线性范围最大化的目的.该方法通过采用0.18μm工艺和采用90 nm工艺的时间放大器的设计进行验证,采用0.18μm工艺的时间放大器放大倍数48,线性度1 bit,裕度30 ps,线性范围达到了61 ps,仿真得到电路最终参数与计算值吻合;采用90 nm工艺的时间放大器放大倍数48,线性度1 bit,裕度10 ps,线性范围达到了23 ps也满足要求. 相似文献
10.
本文就Σ－Δ模数转换器（ＡＤＣ）在视频应用时遇到的问题以及应采用的结构作了讨论，并根据理论分析及计算机模拟的结果，发现当过采术率下降到８或４时，二级级联多位Σ－ΔＡＤＣ仍然具有满意的转换精度。 相似文献