排序方式: 共有2条查询结果,搜索用时 62 毫秒
1
1.
2.
给出了一组从Verilog HDL到可符号执行代码的转换规则,并且提出了ProcessQueue机制。通过运用符号模拟的方法和二叉决策图技术,给出了一个RTL级的符号模拟系统的实现方法。本系统能够有效地对RTL级Verilog算法进行符号模拟,并且支持带有时间延迟的If结构的符号模拟。 相似文献
1