排序方式： 共有2条查询结果，搜索用时 78 毫秒
1
1.
严添明 《山东理工大学学报：自然科学版》2014,(1):58-64
介绍了常用的水平垂直冗余校验码——(7×7)奇偶校验编码解码逻辑电路的EDA设计,用VHDL语言对(7×7)奇偶校验编码器和解码器进行描述,用Quartus II软件进行仿真测试.从仿真结果看,电路完全符合要求,可以烧写成芯片. 相似文献
2.
严添明 《淄博学院学报(自然科学与工程版)》2014,(1):58-64
介绍了常用的水平垂直冗余校验码---（7＆#215;7）奇偶校验编码解码逻辑电路的EDA 设计，用V HDL语言对（7＆#215;7）奇偶校验编码器和解码器进行描述，用Quartus II软件进行仿真测试。从仿真结果看，电路完全符合要求，可以烧写成芯片。 相似文献
1