排序方式: 共有3条查询结果,搜索用时 0 毫秒
1
1.
提出一种基于环路(Loopback)测试的内建自测试(BIST)方法。为了基于环路结构的内建自测试, 设计了一种可编程CMOS衰减器。具有内建自测试(BIST)电路RF收发器的测试结果表明, 此方法能够正确检测出系统故障, 可以应用于生产测试, 并能减少测试时间和测试成本。 相似文献
2.
本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由于工艺波动带来的影响,节省面积开销.在监测模式下,累积寄存器同时记录多个时钟周期脉宽的测量结果,并以数字序列码的形式输出,能够直观地显示时钟的抖动.该电路是采用65 nm CMOS工艺设计的,仿真结果表明该电路可测量数GHz的时钟信号,测量精度为1 ps. 相似文献
3.
一种基于累积分布函数的抖动测量方法 总被引:1,自引:0,他引:1
提出一种基于累积分布函数(CDF)的抖动测量方法, 以解决在测试高频时钟信号抖动中遇到的延迟器件不匹配、占用芯片面积过大和受高频振荡信号限制等问题。采用65 nm CMOS工艺完成了测试电路的设计和功能模拟, 模拟结果表明该电路可用于测量2.5 GHz时钟抖动值, 抖动测量精度达到1 ps。 相似文献
1