采用交流能源的低功耗DCVSL电路研究

从改变CMOS电路中能量转换模式的观点出发，研究利用渐变功率时钟的低功耗CMOS电路设计. 首先讨论钟控功率信号的代数表示及有关性质，然后归纳采用直流能源的互补CMOS逻辑门转化为采用交流能源的钟控CMOS门电路的设计过程. 在此基础上进一步提出采用交流能源的DCVSL电路设计. 采用正弦功率时钟的PSPICE模拟证实了钟控DCVSL电路具有正确的逻辑功能及低功耗工作的特点. 最后提出了一种将钟控信号转换为标准CMOS逻辑电平的接口电路并用计算机模拟验证了它的有效性.     

基于多β晶体管的高速逻辑门

1 多β晶体管与线性与或门在开发高速硅集成电路的努力中,人们把注意力放在双极型集成电路上.双极型晶体管不仅由于其结电容较小而适合于高速工作,而且pn结的单向导通特性赋予它的发射结具有很强的逻辑功能.例如,TTL电路中的多射极输入管可方便地用于输入信号之相“与”,而ECL电路中的射极输出则可简单地用线接方式实现多个输出信号的相“或”.属于ECL电路变型的EFL电路则是充分利用发射极逻辑功能的典型,它的结构如图1(a)所示.图中输入管T_i的     

数字电路的开关级设计理论

在分析数字电路传统设计理论中存在问题的基础上，提出了应用开关变量与信号变量两者来分别描军数字电路中内部元件的开关状态及电路信号，并由此出发建立了开关－信号理论。根据ＣＭＯＳ电路的工作原理，发展了与之相关的开关级设计技术。     

基于比较运算与多β晶体管的开关电路

从比较运算的角度重新定义了Ｂｏｏｌｅ代数中的与，或，非等３种基本运算，并根据电压信号易于实现比较运算的特点分析了双极型晶体管发射极的不同连接所能实现的逻辑功能。     

基于开关信号理论的三值nMOS电路设计

1 引言在指导二值逻辑电路设计的布尔代数中,二值变量仅用于表示电路中二种信号(如高低电平),而变量之间的诸基本运算则在电路中用基本门予以实现,并且在电路的逻辑设计中并不理会基本门的内部结构,因此说,布尔代数仅用于指导二值电路在门级的逻朝设计.类似地,在多值逻辑中的Post代数也只反映电路中多值信号的处理,也限于指导门级的逻辑设计.     

三值ECL比较电路的研究

在数字电路中,晶体管开关元件的状态是由输入信号之间或输入信号与某固定电平之间的比较来决定的。因此,如果在代数系统中引入比较运算,则不仅可能在电路设计中更有效地发挥各开关元件的作用,而且新运算的引入可增强函数处理的能力。     

三值维持阻塞触发器的研究

本文在作者以前工作的基础上,通过对二值维持阻塞触发器设计思想的归纳提出了具有三轨输出的三值维持阻塞触发器的逻辑设计。多值逻辑的研究是当前人们在提高现有数字集成电路信息处理能力上的一个努力方向。然而,至今未研究成功合适的、且不复杂的存贮单元的事实已成为多值逻辑付诸实用的一个