用于蓝牙接收机基带处理的高精度∑△调制器

设计了一种适用于蓝牙接收机基带频道选择的高精度∑△调制器.根据功耗、稳定性以及电路实现等方面综合考虑,调制器采用了两级四阶2-2结构,采样时钟为32 MHz,过采样比为32.分析了实际电路的各项非理想因素对∑△调制器性能的影响,采用栅压自举的采样开关、CMOS两级OTA组成的全差分开关电容电路实现.调制器电路基于0.35 μm CMOS工艺实现,电源电压3.3 V、D/A参考电平±0.8 V.在1 MHz的Nyquist转换速率下SNR为86 dB,SNDR达到81 dB.     

10-bit 100-Ms/s视频模拟前端IP核的设计

设计了一个10 bit,100 Ms/s视频模拟前端IP核,并用台积电(TSMC)0.18μm 1.8/3.3 V互补金属氧化物半导体(CMOS)纯数字工艺进行了仿真.电路中模拟部分采用3.3 V电源电压,仿真结果显示当输入信号为18 MHz,信号幅度为满幅(单端1 V,差分2 V)时,输出信号信号-噪声-失真比(SNDR)为60 dB.整个电路的功耗为73 mA,版图面积为2 mm×2.5 mm.     

一种高速14/16双模相位开关预分频器

分析了无线通信领域频率综合器的关键模块高速预分频器(prescaler)的设计方法,并根据电路要求设计了一个适用于WLAN 802.11a/b/g标准的14/16双模相位开关预分频器.该电路采用SMIC 0.18μm CMOS工艺实现,总芯片面积470μm×420μm.测试结果表明在1.8 V电源电压下它的正常分频范围高达1.46~6 GHz.当输入频率为6 GHz时,电路在14和16两种分频模式下相位噪声分别为-117.70 dBc/Hz@10 kHz和-118.36 dBc/Hz@10 kHz.     

一种分辨率为9位的高速CMOS比较器

一种高速ＣＭＯＳ比较器,采用二级正反馈结构和一级推挽输出结构,通过优化传输速度和增益,在３μｍ工艺中,模拟表明它的最小分辨率±ＬＳＢ为±４．９ｍＶ,输入动态范围为±２．５Ｖ（±２．５Ｖ电源电压）,相应于９位比较精度,而工作频率达３０ＭＨｚ．用单层金属、双层多晶硅ＣＭＯＳ工艺实现,版图面积为２９５μｍ×２６６μｍ,功耗９．７２ｍＷ．     

一种具有温度补偿、高电源抑制比的带隙基准源

介绍了一种用于集成电路内部的带隙基准源 ,采用了 3.3V ,0 .35 μm ,N阱 ,CMOS工艺 .通过Spectres和HSpice的仿真 ,它具有 6× 10 -6K-1的温度系数和 2 .2mV/V的电源抑制比 .     

一种基于CMOS工艺的大范围可调宽带低通滤波器

设计了一款适用于高速硬盘读取通道模拟前端,具有大带宽和大截止频率可调范围的低通滤波器.提出了具有高低带宽两种工作模式的滤波器架构.在高带宽和低带宽两种工作模式之间切换可以提供超过100倍的截止频率变化范围.该低通滤波器采用SMIC 0.13μm CMOS工艺进行设计,仿真结果表明滤波器带宽为30 MHz~3.1 GHz可调,最大功耗为35 mW,信噪比为56.5 dB.     

应用于蓝牙系统的2 MHz限幅放大器/接收功率指示计

介绍了一个应用于蓝牙系统的2 MHz CMOS 限幅放大器/接收功率指示计.在限幅放大器电路设计中,采用一种新的限幅器以减小温度对功率指示计性能的影响.仿真结果显示接收功率指示计的温度特性得到了补偿,它的指示范围在±1 dB误差范围内可以达到52 dB.整个电路功耗为13.2 mW.     

一种用于平均功率跟踪的快速响应升压转换器

提出了一款高速高效率的平均功率跟踪(APT)升压转换器,该转换器用于无线发射系统的供电,其控制回路由一条基于固定频率关断时间(CFOT)的闭环反馈路径和一条基于一次开关(Single on/off)的开环路径组成.在稳态工作时,闭环反馈路径通过CFOT控制器实现了稳定的脉冲宽度控制(PWM).在参考电压跟踪时,一次开关...     

一种新型结构的高速时钟数据恢复电路

针对高速(Gb/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路.该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作.电路采用1.8 V,0.18μmCMOS工艺流片验证,面积约0.5 mm2,测试结果显示在2 Gb/s伪随机数序列输入情况下,电路能正确恢复出时钟和数据,核心功耗约为53.6 mW,输出驱动电路功耗约64.5 mW,恢复出的时钟抖动峰峰值为45 ps,均方根抖动为9.636 ps.