A Design of ABC95 Array Computer Multi—functtion Interconnection Chips

ABC95 array computer is a multi-function network computer based on FPGA technology,A notable feature of ABC95 array computer is the support of complex interconnection,which determines that the computer must have enough I/O band and flexible communications between pes.The authors designed the interconnecting network chips of ABC95 and realized a form of multifunction interconnection.The multi-function interconnecting network supports conflict-free acccess from processors to memory matrix and the MESH network of enhanced processors to processor communicatiopns.The design scheme has been proved feasible by experiment.     

ABC-95阵列机控制芯片的设计

ABC95阵列机是采用FPGA设计的多功能互连结构的阵列机,多功能互连网络是指支持处理器到存储器的矩阵无冲突访问模式和增强型的处理机到处理机通讯的MESH网络。这里介绍了ABC95阵列机的指令系统,主要有控制指令、标量类指令、向量类指令。着重介绍了ABC95阵列机的控制芯片的组成、设计原理以及如何处理相关。实验表明,采用这些技术可以有效地实现ABC95阵列机的控制。     

一种改进的记录缓冲低功耗指令cache方案

针对记录缓冲低功耗cache过滤大部分无效访问、降低功耗的同时无法降低静态功耗的问题,在记录缓冲基础上提出一种改进方案.设计了针对指令存储单元的状态控制电路,在相应的控制逻辑的驱动下自动将不常用的指令存储单元设置为休眠状态,从而有效节省cache的静态功耗.为验证方案的有效性,采用10个SPEC2000标准测试程序进行仿真,并与传统缓冲cache在功耗、性能及面积上进行比较.结果表明该方案在牺牲少量性能和面积的基础上可有效节省指令cache的静态和动态功耗.     

一个实用硬件防火墙日志审计系统的设计

如何感知用户网络行为,实现对用户网络行为的审计,并根据审计结果对用户网络行为进行控制,一直是网络管理者关注却难以解决的问题.针对硬件防火墙系统的特点,设计了一个安全,实用的日志审计系统.系统的设计原则是以日志的形式详细记录用户的网络活动.该系统的审计目的是监视、记录和控制用户网络行为,为管理员提供决策依据,并且提供日志作为事后追查的证据.应用结果表明,该系统能帮助管理员有效地管理网络,提高系统的安全性能.     

A Design of ABC95 Array Computer Multi-function Interconnection Chips

ABC95 array computer is a multi-function network computer based on FPGA technology. A notable feature of ABC95 array computer is the support of complex interconnection, which determines that the computer must have enough I/O band and flexible communications between Pes. The authors designed the interconnecting network chips of ABC95 and realized a form of multi-function interconnection. The multi-function interconnecting network supports conflict-free access from processors to memory matrix and the MESH network of enhanced processors to processor communications. The design scheme has been proved feasible by experiment.     

基于嵌入式eCos多核平台的OpenMP并行算法的研究

当前嵌入式多核处理器的应用越来越普遍,如何提高嵌入式多核系统的并行计算效率已经成为嵌入式并行计算的核心问题。讨论了基于嵌入式eCos系统多核平台的OpenMP并行计算,设计实现了基于嵌入式平台的OpenMP运行库。实验结果分析表明,在嵌入式eCos系统多核平台上进行OpenMP并行计算可以成倍提高应用程序在嵌入式的运行性能。     

基于FPGA的千兆硬件防火墙高速数据缓冲设计

千兆硬件防火墙将在网络安全体系中起到非常重要的作用,数据缓冲是连接MAC与规则匹配和状态检测的枢纽．高速数据缓冲的良好设计是突破吞吐速率瓶颈的关键．提出了一种基于FPGA的千兆硬件防火墙高速数据缓冲的实现方法,订制并精简了WISHBONE总线互连的方式,提出MAC与数据缓冲数据透明的设计方案从而大大提高通讯性能,给出了利用FPGA的BLOCK RAM实现同步／异步FIFO的一般方法,提出延迟判定和数据预取的方式解决空满判定和串联BLOCK RAM访问时延问题．高速数据缓冲的设计具有一定的通用性．