排序方式: 共有24条查询结果,搜索用时 31 毫秒
1.
该文首先提出二维网格互连通信的路由算法——DRUL(Down Right Up Left),并证明该算法是免死锁的.接着提出二维网格互连通信的实现协议,利用硬件描述语言Verilog HDL在FPGA上实现了该算法以及通信协议.逻辑仿真以及理论分析表明该IP 核适合二维网格通信. 相似文献
2.
利用ADC输出码密度测量时钟抖动的仿真研究 总被引:1,自引:1,他引:1
在已有的利用ADC采样研究时钟抖动基本模型的基础上,提出了利用ADC的输出码密度测量时钟抖动的修正模型。考虑了量化噪声的影响,利用信噪比关系,根据修正模型导出了最佳性能公式。最后通过MATLAB对这个修正模型进行了仿真验证,并指出可以利用修正模型对实际测量结果进行修正。 相似文献
3.
提出了一种基于硬件TCP协议(HTCP)的远程直接内存存取(remote direct memory access,RDMA)设计.该设计直接架构在网络的MAC协议层上,因此仅用非常简单的硬件就可实现较高的传输效率,适用于不需要穿越网关的小规模并行计算.实测结果表明使用这种HTCP协议的RDMA网络传输对CPU的占用率比采用普通的TCP协议至少降低一半以上. 相似文献
4.
基于Hash和二叉树的路由表查找算法 总被引:1,自引:0,他引:1
提出了一种基于Hash和二叉树的路由表查找算法,这一算法可以满足OC-768的转发要求,支持超过10万条前缀的大规模路由表,并且在路由表更新时,只有少量的存储器需要被改写.仿真结果显示,对于一个149 458条前缀的路由表,算法仅需要2 MB存储器,如果采用200MHz的存储器芯片,平均的查找速度可以达到100M次/秒. 相似文献
5.
高速交替/并行数据采集系统时钟研究 总被引:4,自引:1,他引:4
研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置. 相似文献
6.
从总线时间比的角度出发分析了总线时序实现的难易程度。通过对时间方程的分析 ,讨论了严格同步的时钟系统、固定相移的同步时钟系统、动态调节的同步时钟系统的总线时序 ,并设计出一种时钟相位可调总线时序。在此基础上实现了一种基于GTL逻辑的高速同步总线测试系统 ,并通过实际测试证明了对三种同步时钟系统总线时序分析的正确性 ,结论为各种实际高速同步总线的时序设计提供了很好的参考价值 相似文献
7.
介绍了一种基于VXI总线的155M/622M ATM/POS宽带测试系统。该设备主要由接口单板和一块信元(包)产生/分析单板组成,配合相应的单板软件和终端软件,分别实现155M/622M线速下ATM/POS宽带设备的物理层告警和OAM测试以及ATM层/LINK层测试功能。该设备基于VXI总线开发,采用了高速电路设计、大规模可编程逻辑器件、嵌入式实时操作系统等技术,是国内首例基于VXI总线的622M ATM/POS测试仪。 相似文献
8.
王砚方 《中国科学技术大学学报》2008,38(7)
分析了快电子学实验室发展过程中形成的应用、技术和理论三个层次的关系,并简述了这个实验室近年来在电磁场仿真、并行采样和抖动研究方面的研究进展. 相似文献
9.
介绍了ADSP-2106X的结构及性能,着重讨论了数字式声纳数据综合后置处理的方案,其中数据综合后置处理包括对目标距离、速度和方位的测量,以实现目标搜索,判断.并在此基础上,给出了多机动目标跟踪的算法模型及算法实现, 系统性能测试结果表明,整套系统能较好地满足设计要求. 相似文献
10.
一种总线扩展的实现方法 总被引:1,自引:0,他引:1
从总线结构和扩展方法出发,简要地分析了共享式总线和开关式总线的优缺点,并在此基础上介绍了一种使用交叉开关进行总线扩展的实现方法。交叉开关对于系统总线的扩展以及多处理器之间的互连都有很重要的意义。我们在单片FPGA中完成了6个端口、32位数据总线宽度交叉开关的设计。测试结果表明,这个设计对于总线带宽的扩展具有实用价值。 相似文献