基于错误特征的MLC闪存最小和译码算法

由于多级单元(multi level cell,MLC)闪存存储信道中随机电报噪声(random telegraph noise,RTN)、〖JP〗数据保持噪声(data retention noise,DRN)和单元间干扰(cell-to-cell interference,CCI)严重影响了MLC闪存阈值电压,从而导致获取的对数似然比(log-likelihood ratio,LLR)不够准确而影响了软判决译码时MLC闪存的低密度校验(low-density parity-check codes,LDPC)码的性能。在深入分析MLC闪存错误特征的基础上,通过利用MLC阈值电压的熵函数计算相邻MLC阈值电压分布的重叠区域来确定存储比特的可靠度,设计了MLC存储比特LLR值的动态更新策略。从而,提出了RTN、DRN和CCI噪声模型下适用于MLC闪存的LDPC码改进的最小和译码算法。仿真结果表明,与传统的LDPC码最小和译码算法相比较,MLC闪存信道下所改进的MLC闪存的LDPC码最小和译码算法具有更好的译码性能与更少的平均迭代次数。