一种用于数码相机芯片的CF卡控制电路设计

采用VerilogHDL语言描述后进行自动布局布线的方法，设计了一种集成于140万像素数码相机芯片的CF卡控制电路，0.25μmCMOS工艺流片成功的数码相机专用芯片测试表明，CF卡控制电路在54MHz时钟频率下，能正确执行数据的存储和回放，存储时，电路将JPEG图像数据包以FAT16文件格式存储到CF卡中，实现了与Windows操作系统的兼容。     

基于图像内容和人眼视觉特性的JPEG压缩编码

静止图像压缩主要包括变换、量化和编码 ,其中量化对压缩的性能 (图质和压缩比 )起决定作用 ,它涉及质量因子和基本量化表的确定。从输入图像的统计特性出发 ,通过比特率控制算法 ,统计图像的活动性水平 ,选择适当的质量因子使码流文件大小不超过给定值。并根据人类视觉系统的特征 ,计算出更能反映人眼特性的基本量化表 ,将二者结合起来用在JPEG基本压缩系统中 ,使系统的整体性能在率失真理论的意义上得到优化。软件验证表明 ,采用此算法进行压缩 ,在保证码流文件大小的同时 ,解压图像的可视效果好     

USB 2.0接口IP核的开发与设计

介绍了一种基于USB2．0协议的设备接口的IP核设计,着重研究了USB2．0协议控制器、缓存控制器、工作模式控制等硬件数字电路的实现,该电路支持高速(480Mbps)和全速(12Mbps)传输．为了满足USB2．0高速的传输要求,减小硬件设计的复杂性和硬件开销,整个系统采用硬件电路和MCU固件结合的方法进行设计,同时使用了不同传输方式缓冲区共用的双缓冲区缓存结构,因此电路具有实现简单,硬件开销小,传输速度较高等优点．设计的电路已经通过FPGA验证。