投影信赖域最优路径内点算法解有界变量的约束优化问题

基于最优路径(optimal path),提供一种投影信赖域内点算法解有界变量的线性等式约束优化．在合理的条件下,证明了所提供的算法不仅具有整体收敛性并且保持局部超线性收敛速率．数值计算结果表明了算法的有效性．     

Ad Hoc网络中AODV路由协议本地修复的优化

介绍了AODV路由协议本地修复的机制,从中分析了原AODV路由协议本地修复机制来回发送RREQ带来的延迟、低效率等一系列问题,提出了优化方案的实现方法。优化方案主要利用广播一个链路修复消息,同时完成了路由查找和路由建立的过程,与原路由本地修复相比,节省和避免了来回发送RREQ所造成的开销和延迟,能够更好的适应节点移动性较高、拓扑变化较剧烈的环境。通过NS仿真结果得出在数据发送成功率和减少数据传输延迟等方面比原AODV路由协议有明显的改善。     

一种基于流量预测的启发式路由表更新算法

针对目前的路由表更新机制无法有效地控制和降低因路由表更新而导致的网络丢包量的问题,提出一种基于流量预测的启发式路由表更新算法。利用流量预测模型对IP路由器中各路由表项所对应的网络流量进行预测,并在此基础上通过启发式算法动态调整路由表项的更新顺序和更新-分发批处理的量程大小,以实现在路由表更新过程中产生最少的网络丢包量。仿真实验结果表明该算法有效地减少因路由表更新引起的网络丢包量。     

一种改进的蚁群算法及其在VRP中的应用

从基本的蚁群算法出发,讨论参数a、β及P、Q的改变对算法的影响,并通过遗传算法对α、β和Q进行遗传变异改变其值,进而对算法进行改进.既提高了算法的收敛性,又避免了算法过早地陷入局部最优,提高了解的质量.通过实验证明算法可行、有效. .     

无线传感器网络的研究进展

作为下一代“无处不在的计算(Ubiquitous Computing)”形式之一的无线传感器网络,集成了传感器、微机电系统和网络3种技术。目前该领域世界范围内的研究已进入原型机实验阶段与标准制定阶段。就无线传感器网络研究的主要分支、进展及应用进行了综述。     

一种基于局部扭曲立方体的无死锁路由算法

局部扭曲立方体是一种新提出来用于并行计算的互连网络.经研究发现,局部扭曲立方体中已有最小路由算法存在着死锁.针对原有算法的特点,提出了一种新的无死锁路由算法并给出了无死锁证明.利用将物理通道分成2条虚拟通道进而形成2个不相交的虚拟网络,将不同的点对之间的路由限定在某一个虚拟网络中,从而有效地避免了死锁的产生.同时,利用一个局部扭曲立方体可由2个低维子立方体和2-扭曲立方体构成这一性质,在局部的低维子立方体和2-扭曲立方体中均采用自适应路由,从而提高了算法的自适应性.     

面向网络论坛的谣言传播与抑制研究

基于网络论坛中用户行为的异质性和病毒传播的SEIR模型,提出了面向网络论坛的SEIR谣言传播模型。首先根据模型在非均匀网络中的平均场方程,推导网络论坛中谣言传播的临界阈值,表明在谣言传播率有限的情况下,增加用户间的信任机制可以有效抑制谣言在网络中的传播;然后通过仿真与数值分析,验证模型的有效性以及信任机制的引入能够有效降低谣言的影响力、传播速率和影响范围;最后结合仿真与数值分析的结论和网络论坛用户间的高影响力有限信任关系,给出了抑制谣言传播的高影响力用户免疫策略。实验结果表明,该策略与传统的免疫策略相比能够取得更好的谣言抑制效果。     

尾矿库溃坝砂流在下游的演进运动规律

 尾矿库溃坝灾害会造成尾矿大量泄漏,溃坝砂流会淹没农田、污染环境、危害生命财产安全。为研究溃坝砂流演进运动及规律,基于尾矿库溃坝砂流的流变特性,构建了尾矿坝溃坝砂流在下游演进运动的数学模型;采用4 次抛物线概化尾矿库溃坝下泄砂流流量过程线,该方法确定了泄砂总量、溃坝口平均宽度、坝址最大砂流量、坝址流量过程线等溃坝的重要参数;以某失事尾矿库为例,利用该数学模型,从平面堆积范围、堆积纵剖面、堆积横剖面3 个方面揭示了溃坝砂流在下游演进运动规律。     

基于电力通信的LEACH算法的研究和改进

结合无线传感器网络在智能电网的应用,构建了无线传感网的能量模型,详细分析了LEACH算法的原理和实现方法.针对电力通信自身特点,分析LEACH算法存在的不足,提出了一种针对电力通信的改进型算法SG-LEACH.该算法根据电力通信的特点,将节点分为普通节点与高级节点,高级节点优先当选簇首.仿真结果表明,SG-LEACH算法能有效平衡节点能耗分布,大幅延长节点生存时间,提高网络传输效率.     

基于FPGA平台的电路级抗差分功耗分析研究

研究DPA攻击方法以及相应的电路级防护技术, 提出在FPGA (现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术, 随后在FPGA 平台上实现一个4 位加法器并进行功耗分析。实验结果表明, WDDL电路的功耗波动比普通电路有较明显的下降。WDDL结构以一定的芯片面积为代价, 可有效降低FPGA功耗与数据的相关性, 具有较好的抗DPA (差分功耗分析)攻击性能。