Blind reconstruction of linear scrambler

An algorithm based on eigenanalysis technique and Walsh-Hadamard transform （WriT） is proposed. The algorithm contains two steps. Firstly, the received sequence is divided into temporal windows, and a covariance matrix is computed. The linear feedback shift register （LFSR） sequence is reconstructed from the first eigenvector of this matrix. Secondly, equations according to the recovered LFSR sequence are constructed, and the Walsh spectrum corresponding to the equations is computed. The feedback polynomial of LFSR is estimated from the Walsh spectrum. The validity of the algorithm is verified by the simulation result. Finally, case studies are presented to illustrate the performance of the blind reconstruction method.     

利用记事本完成网上注册工作

提出了一种将网页注册信息以文本文件的形式保存在本地主机上,通过读取该文件的内容将其中的注册信息填写在网页中的方法.在网络暂时故障或无法连接服务器的情况下,利用该方法可以实现将用户注册信息保存在本地主机上的功能.当网络连通后,通过读取本地保存的用户注册信息文件,完成注册任务,有时可为用户的注册提供方便.     

基于Mapinfo的县(市)级地籍数据入库程序设计

通过对我国县（市）级地籍图，地籍要素，地理要素的分析，给出了地籍数据库的结构，提出了在Mapinfo下实现空间数据和属性数据入库的程序设计方法，并给出了程序设计框图和设计思路。     

普通英汉词典语域标注问题探析

通过对三部单语词典和三部英汉词典前言与词条中语域标注的分析,就英汉词典语域标注使用的语言,标注种类、对象及如何确定标注的标准提出了一些看法,并建议使用语料库进行语域分析。     

细胞自动机在VLSI测试中的应用

研究细胞自动机(CA)在超大规模集成电路(VLSI)伪随机测试中作为测试激励的结构和实现方法.通过对线性反馈移位寄存器(LFSR)生成序列的采样,获得另一移位不等价序列,综合出其本原多项式,并根据CA与LFSR同态的理论综合出CA的结构,通过快速逻辑仿真确定CA初值.该法可以获得较短的CA结构,缩短测试时间,获得较高的故障覆盖率.     

一种12-bit 50-MS/s 4-mW带比较器失调校正的逐次逼近型模数转换器

本文设计了一款低功耗12-bit 50-MS/s逐次逼近型模数转换器,提出了一种动态比较器失调电压校正技术,取代了采用预放大器降低比较器失调电压的传统方法,解决了比较器低功耗和高精度之间的矛盾;基于时分复用的方法,改进了转换器核心数字逻辑,只需传统结构1/2的硬件电路便能实现相同的功能.此外,本文针对桥接电容和寄生电容引入的非线性问题做了详细的分析和公式推导.本设计采用SMIC 65nm标准CMOS工艺,核心芯片供电电压为1.2V,采样速率为50MS/s,版图后仿真结果表明,该ADC可达到71.5dB的信噪比和84.5dB的无杂散动态范围,功耗为4mW,芯片核心面积为0.3×0.2mm2.     

优先级资源共享在RTL综合中的实现

针对现场可编程门阵列内部复杂算术操作资源有限、资源占用面积较大以及RTL级(寄存器传输级)综合中面积优化大多仅针对一般逻辑操作的问题,提出了一种优先级资源共享方法.该方法通过改进普通的资源共享方法,使不同时刻进行的算术逻辑单元(ALU)按照相同输出、相同输入、无共同端口的优先级顺序依次进行共享.实验结果表明:该方法不仅可以减小ALU的个数,达到面积优化的效果,而且和普通的资源共享方法相比,其所需多路选择器更少,时序结果更好,还能避免数据流冲突.     

Architecture Design of a Variable Length Instruction Set VLIW DSP

The cost of the central register file and the size of the program code limit the scalability of very long instruction word (VLIW) processors with increasing numbers of functional units. This paper presents the architectural design of a six-way VLIW digital signal processor (DSP) with clustered register files. The architecture uses a variable length instruction set and supports dynamic instruction dispatching. The one-level memory system architecture of the processor includes 16-KB instruction and data caches and 16-KB instruction and data on-chip RAM. A compiler based on the Open64 was developed for the system. Evaluations show that the processor is suitable for high performance applications with a high code density and small program code size.     

英汉仿拟的语域偏离及其文体功能

仿拟作为一种特殊的修辞方式在现代社会被日益广泛地使用着。而语境的符号结构由三大妥毒构成：语场（field）、语旨（tenor）、语式（mode）,这三个语境因素共同作用,制约讲话者对词语和语义结构的选择。语境成分中任何一项的改变都会引起语义的变化,导致语言的变异,并进而产生不同的语域。语域理论对分析仿拟的三种语域偏离现象及其文体功能有着重要作用。     

一种基于RP(k)的资源感知模型研究

设计了一种以RP(k)为骨干拓扑结构、以Cluster为资源节点簇的文件资源网格RP(k)C Grid。提出了查询登记机制,以提高簇头节点资源发现能力。以及基于目录广告的资源感知模型,使得查询不用或少量泛洪即可找到所需资源的信息。实验证明RP(k)C Grid具有良好的可扩展性和资源发现效率。