基于FPGA的铁路语音记录系统的设计与实现

针对现有的铁路语音记录系统缓充池容量小、存储时间短的现状,采用FPGA器件构造双缓冲池,改进了传统语音存储在线缓冲技术.实验结果表明,本研究所设计的基于FPGA的铁路语音记录系统较以往类似的语音记录系统在存储容量上有很大提高,在线播放功能较传统的单缓冲池语音记录系统也有很大改善.     

河岸缓冲带不同植被配置对铵氮去除效果研究

在沈阳市郊浑河和蒲河两岸开展不同植被配置方式下,开展河岸植被缓冲带对地表径流中铵氮污染消减研究。结果表明：河岸植被缓冲带越宽,水中铵氮浓度越高,其对地表径流中铵氮的消减作用越明显;天然植被比人工植被能更好的去除铵氮污染物;当污染浓度升高时,林草混合配置的植被带对铵氮表现出较好的消减率;人工林草地和天然林草地对铵氮的平均消减率分别为31％和25．9％,最高消减率分别为57．9％和63．3％,最高消减率均发生在7m宽度河岸带上,而人工林地对铵氮的消减效果较差。实验结果能够应用于指导自然河岸带的生态保护与人工河岸植被带的建设。     

面向光通信应用的CMOS28Gbps低功耗高抖动容限CDR电路设计

为了解决光模块中高功耗芯片恶化激光调制器性能,以及解决收发端时钟基准偏差导致误码率高的问题,设计了一款低功耗高抖动容限的时钟数据恢复电路（CDR）。通过采用压控振荡器（VCO）型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术,降低了CDR芯片的功耗;通过在CDR积分通路中引入零点补偿电阻,提高了CDR的抖动容限。该CDR采用CMOS 65 nm工艺设计和1.1 V电源供电,后端仿真结果表明：当CDR电路工作在28 Gbps时,功耗是2.18 pJ/bit,能容忍的固定频差是5 000 ppm,恢复时钟的抖动峰峰值是5.6 ps,抖动容限达到了设计指标,且满足CIE-25/28G协议规范。