片上DAC在ATE上的测试

描述IC量产测试中的一些实际问题,并针对片上DAC动态参数的测试,提出一种新颖的、节约成本的、行之有效的方案.该方案是根据ATE本身架构的特点以及DSP器件的成熟应用而提出的.还着力阐述了DAC测试中的一些理论和方法,如相关采样、过采样等.     

基于AT89C51的数据采集系统设计

数据采集系统是模拟领域和数字领域之间不可缺少的纽带,具有非常重要的意义.本设计重点介绍了基于AT89C51单片机、串行A/D转换芯片ADC0809为重要组成部分的数据采集系统.系统具有简单实用、成本低、可靠性高及扩展性强的优点.     

基于FPGA的数字下变频模块设计

雷达数字下变频模块电路的主要作用是对接收到的中频回波信号进行A/D变换,并进行数字下变频处理。数字下变频(DDC:Digital Down Convert)技术是将中频信号数字下变频至零中频,且使信号速率降至通用DSP器件能处理的速率的技术。本文介绍了一种基于FPGA的6通道数字下变频模块设计,接收6路中频模拟信号,经ADC进行模数变换后送至FPGA进行数字下变频处理,数字信号经光纤收发模块传输至信号处理单元。     

一种采用时间交织结构的低功耗Pipelined SAR模数转换器设计

设计了一款低功耗12bit 100MS/s流水线逐次逼近型模数转换器(Pipelined SAR ADC),提出了一种第二级子模数转换器时间交织的结构,改善了模数转换器的采样率;优化Pipelined SAR ADC前后级子ADC的位数关系,同时结合半增益运算放大器技术,降低了运放的设计难度,减小了运放的功耗.本设计是在TSMC65nm LP工艺下设计实现的,在电源电压为1.2V,采样率为100MS/s,输入信号为49.1MHz时,此ADC可达到69.44dB的信噪比(SNDR)和74.04dB的无杂散动态范围(SFDR),功耗为8.6mW.     

一种适合于高速、高精度ADC的采样/保持电路

采用非复位结构,在SMIC0．18μm CMOS工艺下,设计并实现了一种采样／保持电路,其性能满足10位精度、100MS／s转换速率的ADC的要求．电路在0～125℃,三种工艺角下仿真,其性能均满足要求;T／H电路的核心—OTA,经流片并测试,结果表明其功能正确,功耗与仿真值一致。     

极小子样下无人侦察机系统效能评估多层Bayes-ADC模型

针对研发阶段无人侦察机系统效能评估受到研发试验成本、样机数量等相关条件制约,其所能获取的样本量极少问题,提出多层Bayes-ADC模型.该方法运用多层Bayes技术,充分利用历史统计数据和经验信息,确定无人侦察机失效率、修复率多层Bayes估计,进而构造无人侦察机可用度、可信度.同时基于极大熵准则确定能力指标权重,进而构造无人侦察机能力向量.基于以上建立了极小子样背景的系统效能评估多层Bayes-ADC模型,解决了极小子样下的无人侦察机系统效能评估问题.案例分析验证了模型的有效性.     

基于ADC法的防空导弹武器系统效能建模

基于ADC(availability dependability capability)法对防空导弹武器系统效能进行建模。针对防空导弹武器系统复杂的特点,构建了系统的多状态及状态转移的路径,充分体现了武器系统的可靠性水平,建立了可用性和可信度模型。克服了ADC法的不足,对系统能力向量进行拓展,考虑了指控能力、抗干扰能力、生存能力等综合性指标,突破单指标效能评估的局限性。采用多种方法组合,对量纲类指标采用标度法进行计算,对定量概率指标采用参数法进行建模,对定性概率指标采用标度法结合德尔菲法进行量化。通过算例的验证表明了该模型适用、准确。     

利用ADC测量皮秒量级时钟抖动大小及分布

研究了时钟抖动与正弦信号的采样序列之间的关系,并在正弦信号参数估计法的基础上,提出一种利用ADC采样测量皮秒量级的时钟抖动大小和分布的新方法．同时,还从理论上分析了参数估计误差和信号幅度噪声对测量时钟抖动的影响,并进行了仿真验证．结果表明,采用参数估计测量法测量时钟抖动,不但能够准确地测出抖动的大小,而且能够测出抖动的分布．     

MU-MIMO单比特ADC系统中软输出检测算法

低精度量化技术能解决毫米波通信射频链高能耗问题而使相关的接收技术受到广泛关注.本文针对应用于单比特量化上行多用户多输入多输出(multiuser multiple input multiple output,MU-MIMO)系统的软输出检测(soft output detection,SOD)算法计算复杂度高的问题,针...     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示:该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.